-
公开(公告)号：CN105914445B
公开(公告)日：2019-04-19
申请号：CN201610301900.9
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于绝缘体上硅衬底的射频共面波导元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频共面波导元件的位置具有至少直至所述底层硅的凹槽；2）定义器件区域，并去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）制备射频共面波导元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的共面波导，空腔结构中的空气介质使得衬底的等效电容减小、等效电阻增大，消除了SiO2中的固定电荷、可动电荷，Si/SiO2系统的界面态、陷阱电荷等影响微波传输的不利因素，从而减小了介质损耗，提高了共面波导的传输性能。
-
公开(公告)号：CN105810694B
公开(公告)日：2019-04-19
申请号：CN201610301877.3
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种用于射频与CMOS电路共集成的绝缘体上硅衬底及制备方法，所述绝缘体上硅衬底，包括：底层硅；绝缘层，结合于所述底层硅表面，所述绝缘层的下部于对应于制备射频器件的位置具有直至所述底层硅的凹槽，且所述凹槽内的底层硅中具有与不同射频器件所需深度对应的空槽；顶层硅，结合于所述绝缘层表面。本发明基于图形化的绝缘体上硅衬底，对于容易受到低阻衬底影响的射频器件，将其下方的氧化层以及硅衬底进行适当掏空，从而改善了射频器件性能。该衬底材料同时适于制备高性能CMOS器件，从而可将传统CMOS电路与射频电路共集成在该衬底上。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
-
公开(公告)号：CN105810694A
公开(公告)日：2016-07-27
申请号：CN201610301877.3
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L27/1203 , H01L21/84
Abstract: 本发明提供一种用于射频与CMOS电路共集成的绝缘体上硅衬底及制备方法，所述绝缘体上硅衬底，包括：底层硅；绝缘层，结合于所述底层硅表面，所述绝缘层的下部于对应于制备射频器件的位置具有直至所述底层硅的凹槽，且所述凹槽内的底层硅中具有与不同射频器件所需深度对应的空槽；顶层硅，结合于所述绝缘层表面。本发明基于图形化的绝缘体上硅衬底，对于容易受到低阻衬底影响的射频器件，将其下方的氧化层以及硅衬底进行适当掏空，从而改善了射频器件性能。该衬底材料同时适于制备高性能CMOS器件，从而可将传统CMOS电路与射频电路共集成在该衬底上。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
-
公开(公告)号：CN104730137A
公开(公告)日：2015-06-24
申请号：CN201510141242.7
申请日：2015-03-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01N27/414
Abstract: 本发明提供一种基于超薄绝缘层SOI上的MOSFET背栅生物传感器及其制备方法，所述制备方法包括：1）提供一SOI衬底，所述SOI衬底绝缘层的厚度为20nm~40nm；2）制作器件区域；3）形成源区及漏区及沟道区；4）于所述SOI衬底表面形成介质层；5）形成金属接触开孔，并制作金属接触电极；6）制作电极保护层，并露出栅极传感区域；7）于所述体硅衬底背面制作背栅；8）对栅极传感区域表面进行表面活化修饰。本发明与其他背栅结构相比，SOI衬底中的绝缘层很薄，厚度控制在20nm~40nm，在沟道材料厚度一定的条件下，增加了背栅对沟道的控制能力，增大沟道材料的耗尽从而得到更高的亚阈值斜率，得到更高的灵敏度。因此本发明的生物传感器可以对生物分子进行高灵敏的检测。
-
公开(公告)号：CN104713931A
公开(公告)日：2015-06-17
申请号：CN201510141241.2
申请日：2015-03-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01N27/414
Abstract: 本发明提供一种基于sSOI MOSFET的生物传感器及其制备方法，所述制备方法包括：1）提供一sSOI衬底，所述sSOI衬底的顶层应变硅的厚度为10nm~50nm；2）制作器件区域；3）形成N+源区及N+漏区及应变沟道区；4）于所述sSOI衬底表面形成介质层；5）形成金属接触开孔，并制作金属接触电极；6）制作电极保护层，并露出栅极传感区域；7）于所述体硅衬底背面制作背栅；8）对栅极传感区域表面进行表面活化修饰。本发明采用应变硅作为沟道，由于应变技术使沟道材料的迁移率增加，得到较高的信噪比；且随着沟道材料的减薄使沟道达到全耗尽状态，其相应器件的亚阈值斜率减小，得到更高的灵敏度。因此本发明的生物传感器可以对生物分子进行高灵敏的检测。
-
Patent Agency Ranking
公开(公告)号：CN105895507B
公开(公告)日：2018-12-14
申请号：CN201610300774.5
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L23/522
Abstract: 本发明提供一种基于绝缘体上硅衬底的射频电容元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频电容元件的位置具有至少直至所述底层硅的凹槽；2）通过掩膜光刻于与所述凹槽的对应位置定义器件区域，并刻蚀去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）基于CMOS工艺在器件区域制备射频电容元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的电容元件。电容下方的空腔结构减小了衬底的寄生电容，从而减小了电容损耗，提高了电容的q值，有助于提高集成化射频电路的性能。
-
公开(公告)号：CN105789189B
公开(公告)日：2018-07-06
申请号：CN201610301899.X
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于绝缘体上硅衬底的射频电感元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频电感元件的位置具有至少直至所述底层硅的凹槽；2）通过掩膜光刻于与所述凹槽的对应位置定义器件区域，并刻蚀去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）基于CMOS工艺在器件区域制备射频电感元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的电感元件。该器件结构可有效抑制硅衬底导致的电感损耗，并减小寄生电容，有利于提高电感器件的Q值及其谐振频率。
-
公开(公告)号：CN104713931B
公开(公告)日：2017-09-01
申请号：CN201510141241.2
申请日：2015-03-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01N27/414
Abstract: 本发明提供一种基于sSOI MOSFET的生物传感器及其制备方法，所述制备方法包括：1）提供一sSOI衬底，所述sSOI衬底的顶层应变硅的厚度为10nm~50nm；2）制作器件区域；3）形成N+源区及N+漏区及应变沟道区；4）于所述sSOI衬底表面形成介质层；5）形成金属接触开孔，并制作金属接触电极；6）制作电极保护层，并露出栅极传感区域；7）于所述体硅衬底背面制作背栅；8）对栅极传感区域表面进行表面活化修饰。本发明采用应变硅作为沟道，由于应变技术使沟道材料的迁移率增加，得到较高的信噪比；且随着沟道材料的减薄使沟道达到全耗尽状态，其相应器件的亚阈值斜率减小，得到更高的灵敏度。因此本发明的生物传感器可以对生物分子进行高灵敏的检测。
-
公开(公告)号：CN105895507A
公开(公告)日：2016-08-24
申请号：CN201610300774.5
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L23/522
CPC classification number: H01L28/40
Abstract: 本发明提供一种基于绝缘体上硅衬底的射频电容元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频电容元件的位置具有至少直至所述底层硅的凹槽；2）通过掩膜光刻于与所述凹槽的对应位置定义器件区域，并刻蚀去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）基于CMOS工艺在器件区域制备射频电容元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的电容元件。电容下方的空腔结构减小了衬底的寄生电容，从而减小了电容损耗，提高了电容的q值，有助于提高集成化射频电路的性能。
-
公开(公告)号：CN105097846A
公开(公告)日：2015-11-25
申请号：CN201510532092.2
申请日：2015-08-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于sSi/SiGe/sSOI衬底的CMOS器件及其制作方法，所述CMOS器件包括：PMOS器件，包括硅衬底、埋氧层、应变硅层、SiGe层以及应变硅盖帽层，形成于所述SiGe层中的SiGe沟道、形成于所述SiGe层及应变硅盖帽层中且分别位于SiGe沟道两侧的P型源区及P型漏区，以及形成于所述应变硅盖帽层表面且与SiGe沟道对应的栅极结构；NMOS器件，包括形成于所述sSOI衬底的应变硅层中的sSi沟道、N型源区及N型漏区，所述N型源区及N型漏区分别位于所述sSi沟道两侧，以及形成于所述sSi沟道表面的栅极结构。本发明CMOS器件具有速度快、大驱动电流、低功耗、高集成度等优点，在集成电路领域具有广泛的应用前景。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.126 seconds)
