公开(公告)号：CN115146580A

公开(公告)日：2022-10-04

申请号：CN202210832374.4

申请日：2022-07-14

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 曹鹏 ,  程旭 ,  杨泰

IPC: G06F30/392 ,  G06F30/394 ,  G06F30/396 ,  G06F30/398 ,  G06F30/27 ,  G06K9/62 ,  G06N3/04 ,  G06N3/08 ,  G06F115/06 ,  G06F119/12

Abstract: 本发明公开了一种基于特征选择和深度学习的集成电路路径延时预测方法。首先建立了基于过滤法和包装法的集成特征选择方法以确定最佳特征子集。然后，提取电路的时序信息和物理拓扑信息作为模型的输入特征，利用卷积神经网络的卷积计算机制捕获电路路径中单元在物理和时序上局部表达。此外，还采用了残差网络对路径延时进行了校准。与传统的后端设计流程相比，本发明在预测精度和效率上均有明显优势，对于加速集成电路设计流程具有重要意义。

公开(公告)号：CN115146579A

公开(公告)日：2022-10-04

申请号：CN202210832373.X

申请日：2022-07-14

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 曹鹏 ,  何国庆 ,  杨泰

IPC: G06F30/392 ,  G06F30/394 ,  G06F30/396 ,  G06F30/398 ,  G06F30/27 ,  G06N3/04 ,  G06N3/08 ,  G06F115/06 ,  G06F119/12

Abstract: 本发明公开了一种数字集成电路布线后路径延时预测方法。首先，通过商用物理设计工具和静态时序分析工具对电路进行物理设计和静态时序分析，提取电路布线前路径的时序和物理信息作为预测模型的输入特征，然后利用transformer网络捕获路径中各级单元的时序和物理相关性，并利用残差预测结构对布线后路径延时预测值进行校准，最终输出布线后路径延时预测值。与传统静态时序分析流程相比，本发明可以在布线前准确且高效地预测布线后路径延时，从而有效指导电路布线前设计与优化，对于加速数字集成电路设计流程具有重要意义。

公开(公告)号：CN113673193A

公开(公告)日：2021-11-19

申请号：CN202110906714.9

申请日：2021-08-09

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 曹鹏 ,  王家豪 ,  姜海洋

IPC: G06F30/337 ,  G06F30/3315 ,  G06F119/12

Abstract: 本发明公开了一种基于寄存器灵活时序库的电路时序优化方法，首先通过在多组输入信号转换时间、时钟信号转换时间和寄存器负载电容情况下分别对寄存器仿真，通过改变寄存器的建立松弛和保持松弛，获得此时对应的实际传播延时，并通过线性插值获得特定的输入信号转换时间、时钟信号转换时间、寄存器负载电容、建立松弛和保持松弛下寄存器实际传播延时，从而建立寄存器灵活时序库；然后利用该库对电路中的所有寄存器路径进行静态时序分析，通过改变寄存器的建立松弛和保持松弛，找到满足建立时间余量和保持时间余量均大于零条件的最小时钟周期，从而在不改变电路设计、不增加电路面积开销的情况下提高电路性能。

公开(公告)号：CN105630736A

公开(公告)日：2016-06-01

申请号：CN201511019586.7

申请日：2015-12-29

Applicant: 东南大学—无锡集成电路技术研究所

Inventor： 尹玲 ,  李兆奇 ,  杨锦江 ,  明畅 ,  孙雷 ,  曹鹏

IPC: G06F15/78

CPC classification number: G06F15/7871 ,  G06F15/7846

Abstract: 本发明公开了可重构系统存储系统的数据宏块预测访问装置，包括多个可重构处理单元(RPU)、与可重构处理单元一一对应的块缓存和片外存储器，所述块缓存内设有带控制逻辑的色度块缓存和亮度块缓存，用于从片外存储器中预取色度宏块(MB)和亮度宏块(MB)；所述色度块缓存和亮度块缓存中各包含有一个从片外存储器中预取宏块的子缓存模块，所述子缓存模块内设有带控制逻辑的存储器，两个子缓存模块缓存地址空间不重叠的宏块。本发明通过在粗粒度可重构系统中增加了一个块缓存，使得在H.264/MPEG2等多媒体算法中的帧数据在传输时可以按块传输到可重构处理单元中，极大的提高了数据传输效率。