-
公开(公告)号：CN108880509A
公开(公告)日：2018-11-23
申请号：CN201810407732.0
申请日：2018-05-02
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开一种抗工艺和温度波动的极低功耗计时电路，包括RC环形振荡器、实时时钟晶体振荡器、采样计数电路和偏差校准电路，其中，RC环形振荡器产生理论频率值为2Hz的低频时钟信号作为计时时钟源，频率为32.768KHz的实时时钟晶体振荡器阶段性采样RC环形振荡器的2Hz时钟信号，通过采样计数电路确定RC环形振荡器的实际频率与理论值的偏差，通过偏差校准电路对计时结果校准。此种计时电路结构可替代传统RTC计时系统，实现低功耗高精度的计时电路设计。本发明还公开一种抗工艺和温度波动的极低功耗计时方法。
-
公开(公告)号：CN108647780A
公开(公告)日：2018-10-12
申请号：CN201810324770.X
申请日：2018-04-12
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06N3/063
Abstract: 本发明公开一种面向神经网络的可重构池化操作模块结构，包括动态配置模块和池化计算模块，所述池化计算模块用于完成池化层的计算过程，在动态配置模块的作用下，实现不同的池化方法，并且动态地配置池化操作的计算规模；当前输入队列在上一次计算之后从数据存储器中读取，结果通过输出队列传输到数据存储器。本发明还公开一种面向神经网络的可重构池化操作模块结构的实现方法，通过外部控制信号，动态配置模块的各个单元实现对池化计算模块的控制，根据各单元发出的控制信号，计算模块进行相应的计算操作并给出精确的输出结果。此种技术方案不仅可以降低计算过程的复杂度和时间，同时减少功耗，而且提高了计算的灵活性和单元利用率。
-
公开(公告)号：CN107608234A
公开(公告)日：2018-01-19
申请号：CN201710854352.7
申请日：2017-09-20
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G05B17/02
Abstract: 本发明公开了一种可重构系统的动态精度仿真控制器及方法，包括可重构系统、动态精度控制器、可重构配置接口、配置总线、流水总线、可重构系统输入输出端口；所述可重构系统以模块为单位，其输入端接配置总线，输出端接流水总线；所述可重构配置接口用于实现对可重构系统的配置信息切换与动态精度控制器的使能与配置信息切换；所述动态精度控制器用于实现可重构系统的模块精度可变；所述配置总线和流水总线用于实现可重构系统与外部配置信息的传递；所述可重构输入输出端口用于实现可重构系统的数据输入与可重构运算数据的输出。本发明达到了可重构系统内部动态精度可控的目的，提高了可重系统仿真的灵活性，加快了可重构系统的设计开发与验证流程。
-
公开(公告)号：CN110782934A
公开(公告)日：2020-02-11
申请号：CN201910921924.8
申请日：2019-09-27
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G11C11/413 , G11C7/10
Abstract: 本发明提出采用时序推测型SRAM阵列的Cache行映射与替换方法，属于处理器体系结构技术研究领域。本发明提出的Cache中的数据阵列采用时序推测型SARM阵列，提出的映射替换方法与装置通过采用Cache行重映射，实现了每组Cache单元中“强”行所占比例大幅提升、访存请求命中“强”行概率大幅提升，通过优化Cache行替换策略将频繁访问的Cache行替换到“强”行，从而降低读访问延迟，提高Cache的性能。相较于传统的多管SRAM单元，ECC纠错机制等方案，本发明所提出的方案具有更好的性能、能耗和面积指标。
-
公开(公告)号：CN119148975A
公开(公告)日：2024-12-17
申请号：CN202411083245.5
申请日：2024-08-08
Applicant: 东南大学
IPC: G06F7/544 , G06F7/48 , G06N3/126 , G06N3/0464 , G06N3/063
Abstract: 本发明公开一种面向CNN的基于误差互补偿的有符号近似乘加计算单元，属于计算、推算或计数的技术领域。该近似乘加计算单元包括：符号位处理模块、子乘法器模块和部分积累加模块。符号处理模块将两个输入操作数的符号位进行异或运算，得到计算结果的符号位。子乘法器模块将操作数的数值部分进行相乘，得到部分积；其中当数值高位乘以数值高位时使用精确乘法器，其余情况使用近似乘法器。部分积累加模块在高位使用精确加法器，低位使用近似加法器。同时，在设计近似乘法器和近似加法器时，使两者的误差相互补偿，从而在提高电路能效的同时，减小近似计算对神经网络精度的影响，满足神经网络对计算精度的要求。
-
Patent Agency Ranking
公开(公告)号：CN116444815B
公开(公告)日：2024-12-03
申请号：CN202310528280.2
申请日：2023-05-11
Applicant: 东南大学
Abstract: 本发明提供了一种基于3种金属有机框架材料混合制备的配位聚合型沥青抗老化剂，及掺加该抗老化剂的改性沥青及其制备方法，包括以下原料：对苯二甲酸、脱水醋酸锌、N,N‑二甲基甲酰胺、三乙胺、2‑甲基咪唑、六水合硝酸锌、无水甲醇、四氯化锆、冰乙酸、基质沥青。该改性方法能有效抑制沥青亚砜基（S=O）的生成，减弱沥青氧化反应，延缓沥青老化。掺入抗老化剂后，较基质沥青，改性沥青的老化有了明显减弱，为提升道路服役性能和使用寿命提供了新的思路。
-
公开(公告)号：CN118446163A
公开(公告)日：2024-08-06
申请号：CN202410400642.4
申请日：2024-04-03
Applicant: 东南大学
IPC: G06F30/392 , G06F30/394
Abstract: 本发明公开了一种考虑级联形状与区域约束的可布线性驱动的FPGA宏模块布局方法，包括以下步骤：(1)根据输入的FPGA网表信息和架构约束进行预处理，为后续步骤做准备；(2)根据全局布局中采用两阶段级联形状处理技术来满足约束；(3)使用基于泊松方程的区域感知的全局宏布局方案来均匀扩散宏模块与单元实例(4)根据模块扩散程度执行拥塞估计，并根据需要执行实例膨胀，以满足可布线性；(5)在全局布局结束后，执行基于整数线性规划的级联形状合法化方案，以确保级联形状之间不重叠且满足区域约束；(6)执行基于二部图匹配的宏合法化方案放置剩余宏模块；(7)采用可布线性驱动的详细布局确保FPGA可以成功进行布线并进一步提高布线质量。
-
公开(公告)号：CN110258193B
公开(公告)日：2024-04-16
申请号：CN201910599651.X
申请日：2019-07-04
Applicant: 东南大学 , 中国铁道科学研究院集团有限公司铁道建筑研究所
IPC: E01B2/00
Abstract: 本发明涉及一种处治高铁路基防水封闭层的耐久柔性结构，包括防护层，所述防护层包括从内向外依次设有柔性处治层、弹性隔离层以及沥青砂防水层；施工方法包括：原混凝土基面清理，喷涂柔性处治层，撒布橡胶碎屑形成弹性隔离层，摊铺振实沥青砂形成耐候性防水层；本发明的高铁路基防水封闭层混凝土粉化处治用防护层特别适用于高寒地区的纤维混凝土粉化处治，其具有良好的气候适应性及优良的耐久性等优点，且施工工艺简单快速，经济性好。
-
公开(公告)号：CN115124282B
公开(公告)日：2024-03-19
申请号：CN202210811700.3
申请日：2022-07-11
Applicant: 东南大学
IPC: C04B26/26
Abstract: 本发明涉及一种基于SBS和环氧树脂体系的沥青路面旧料再生利用混合料及其制备方法，再生利用混合料包括环氧树脂体系混合物、SBS、基质沥青以及沥青路面旧料，其中，按照质量份数计算，环氧树脂体系为10‑50份，SBS为4‑10份，基质沥青为0‑66份，沥青路面旧料为20‑86份；制备时，根据沥青路面旧料的胶结料含量将一定量的环氧树脂体系混合物和SBS加入拌锅内搅拌；接着将基质沥青倒入拌锅内并搅拌；最后将烘干后的沥青路面旧料投入含有环氧树脂体系混合物、SBS和基质沥青的拌锅内搅拌制备形成再生混合料；本发明极大改善了环氧树脂体系再生混合料的低温及疲劳性能，减少了路面材料对矿物集料的需求，同时减少环氧树脂体系混合物用量，降低路面造价。
-
公开(公告)号：CN112865804B
公开(公告)日：2023-10-10
申请号：CN202110034136.4
申请日：2021-01-12
Applicant: 东南大学
IPC: H03M7/30
Abstract: 本发明公开了一种三值神经网络稀疏性权重的压缩计算单元，涉及神经网络硬件加速领域，包括依次连接的权重近似处理单元、哈夫曼编码单元、权重整合单元、序列检测译码模块和计算优化配置模块；本发明的近似压缩计算单元，通过对权重进行近似处理获得更高的稀疏性，通过对网络中大量重复出现的权重进行压缩编码，通过卷积计算结果的复用以及针对三值神经网络近似计算降低计算工作量，从而减少系统整体面积与功耗。
-
-
-
-
-
-
-
-
-
Search Results
321
records
(took 0.043 seconds)
