电压陡降监测电路的零延迟预测电路

    公开(公告)号:CN116449075A

    公开(公告)日:2023-07-18

    申请号:CN202310434185.6

    申请日:2023-04-21

    Applicant: 东南大学

    Abstract: 本发明公开了一种电压陡降监测电路的零延迟预测电路,具体是解决了片上高速高精度电压陡降监测电路存在若干周期响应时间导致输出结果滞后的问题,属于电子电路技术领域。本发明联合短周期响应电压监测单元和长周期响应电压监测单元,使用预测因子计算单元得到电压陡降的斜率信息,从斜率信息中可推出若干周期之后的电压值,从而实现电压监测单元预测输出值能够无延迟的跟随实际片上电压;使用短周期响应电压监测单元码值跳变瞬间的电压值作为锚点值,从而提高监测的精度;自适应预测调节单元通过记录两个相邻刷新时刻的输出码值来计算衰减幅度,从而可以适应电压下降过程中的斜率变化。

    三值神经网络稀疏性权重的压缩计算单元

    公开(公告)号:CN112865804A

    公开(公告)日:2021-05-28

    申请号:CN202110034136.4

    申请日:2021-01-12

    Applicant: 东南大学

    Abstract: 本发明公开了一种三值神经网络稀疏性权重的压缩计算单元,涉及神经网络硬件加速领域,包括依次连接的权重近似处理单元、哈夫曼编码单元、权重整合单元、序列检测译码模块和计算优化配置模块;本发明的近似压缩计算单元,通过对权重进行近似处理获得更高的稀疏性,通过对网络中大量重复出现的权重进行压缩编码,通过卷积计算结果的复用以及针对三值神经网络近似计算降低计算工作量,从而减少系统整体面积与功耗。

    一种基于布斯编码的16*8近似乘法器片上动态计算系统

    公开(公告)号:CN112612446A

    公开(公告)日:2021-04-06

    申请号:CN202011480410.2

    申请日:2020-12-15

    Applicant: 东南大学

    Abstract: 本发明公开了一种基于布斯编码的16*8近似乘法器片上动态计算系统,属于计算、推算或计数的技术领域。本发明中,输入的运算数据经过数据预加载模块读出有效位宽;将读到的有效位宽再输入相应的数据计算模式动态预解析模块,根据有效位宽将输入数据分为不同的类型,并作为配置近似方案的重要依据;将此前得到的数据位宽输入容许误差计算模块,计算最大容许误差;近似乘法器结构动态配置运算模块根据数据类型给出基础近似方案;比较该方案对应误差与最大容许误差,根据比较结果不断调整近似方案,最终得到最适合的方案,算出近似结果。在误差容许范围内找到最适合的近似配置方案,实时对乘法运算进行动态配置,使精度和功耗的选择更加灵活。

    三值神经网络稀疏性权重的压缩计算单元

    公开(公告)号:CN112865804B

    公开(公告)日:2023-10-10

    申请号:CN202110034136.4

    申请日:2021-01-12

    Applicant: 东南大学

    Abstract: 本发明公开了一种三值神经网络稀疏性权重的压缩计算单元,涉及神经网络硬件加速领域,包括依次连接的权重近似处理单元、哈夫曼编码单元、权重整合单元、序列检测译码模块和计算优化配置模块;本发明的近似压缩计算单元,通过对权重进行近似处理获得更高的稀疏性,通过对网络中大量重复出现的权重进行压缩编码,通过卷积计算结果的复用以及针对三值神经网络近似计算降低计算工作量,从而减少系统整体面积与功耗。

    电压陡降监测电路的PVT偏差自动校准电路

    公开(公告)号:CN116449279A

    公开(公告)日:2023-07-18

    申请号:CN202310434693.4

    申请日:2023-04-21

    Applicant: 东南大学

    Abstract: 本发明涉及一种适用于电压陡降监测电路的PVT偏差自动校准电路,旨在解决传统芯片基于查找表校准需要大量硬件成本的问题,以及通过软件进行的离线校准会导致结果滞后的问题。本发明提出了一种轻量级的线性校准方法,以建立校准结果与PVT变化下的电压之间的固定映射关系。通过归一化和多维校准信息融合等技术,实现硬件成本的降低和校准误差的控制。

    面向处理器的片上高速高精度电压骤变监测电路

    公开(公告)号:CN116223883A

    公开(公告)日:2023-06-06

    申请号:CN202310222809.8

    申请日:2023-03-09

    Applicant: 东南大学

    Abstract: 本发明公开了面向处理器的片上高速高精度电压骤变监测电路,具体是针对处理器供电网络的监测技术,属于电子电路技术领域。本发明提供的电压监测电路,使用数字标准单元搭建了包含时间‑数字转换模块、气泡抑制和译码模块、可调延迟模块和H型时钟树模块的监测电路,电路代价小,易于部署,同时支持针对电压骤降和电压骤增的监测,实现了片上供电电压的实时精确网格化监测。本发明通过镜像采样时钟单元提高了监测精度和鲁棒性,通过气泡抑制和译码模块进一步提高了监测精度,通过多级延迟可调单元提高了电压的监测范围,解决了常规电压监测电路难以同时保证速度、精度和监测范围的技术问题。

    一种基于布斯编码的16*8近似乘法器片上动态计算系统

    公开(公告)号:CN112612446B

    公开(公告)日:2024-02-23

    申请号:CN202011480410.2

    申请日:2020-12-15

    Applicant: 东南大学

    Abstract: 本发明公开了一种基于布斯编码的16*8近似乘法器片上动态计算系统,属于计算、推算或计数的技术领域。本发明中,输入的运算数据经过数据预加载模块读出有效位宽;将读到的有效位宽再输入相应的数据计算模式动态预解析模块,根据有效位宽将输入数据分为不同的类型,并作为配置近似方案的重要依据;将此前得到的数据位宽输入容许误差计算模块,计算最大容许误差;近似乘法器结构动态配置运算模块根据数据类型给出基础近似方案;比较该方案对应误差与最大容许误差,根据比较结果不断调整近似方案,最终得到最适合的方案,算出近似结果。在误差容许范围内找到最适合的近似配置方案,实时对乘法运算进行动态配置,使精度和功耗的选择更加灵活。

    基于两级时序监测及纠错的宽电压弹性调节电路

    公开(公告)号:CN117590886A

    公开(公告)日:2024-02-23

    申请号:CN202311341132.6

    申请日:2023-10-17

    Applicant: 东南大学

    Inventor: 钱俊逸 单伟伟

    Abstract: 本发明公开基于两级时序监测及纠错的宽电压弹性调节电路,属于基本电子电路的技术领域。本发明的时序错误与路径激活监测单元不仅监测了电路级的时序错误信息,还监测了系统级的关键路径激活性;设计了用于实时纠错的原地纠错触发器;结合自适应拉伸量检测模块使得芯片可以完整获取当前状态下关键路径的时序情况,在保证时序正确的前提下选择对系统性能影响最小的调整策略,实现宽电压范围内抑制PVTA偏差的目的,同时完全消除传统设计中预留的时序余量,充分降低功耗。

    高速高精度的电压陡降监测电路
    9.
    发明公开

    公开(公告)号:CN116449076A

    公开(公告)日:2023-07-18

    申请号:CN202310434712.3

    申请日:2023-04-21

    Applicant: 东南大学

    Abstract: 本发明公开了一种高速高精度的电压陡降监测电路,解决了大规模集成电路中的电压陡降现象难以被准确、及时监测的问题,属于数字集成电路设计和电源管理领域。本发明提供了环形振荡器点电路的优化设计方法,以标准单元类型、阈值、驱动能力和功耗为变量,找到最高电压灵敏度的环形振荡器电路设计,提升了电压陡降监测电路的分辨率;提供了一次折叠、紧凑排布的环形振荡器版图设计,保证了结点之间的负载平衡;提供了奈奎斯特计数器设计,统计计数结点一段时间内的翻转次数,提升了电压监测范围,解决了传统计数器亚稳态采样的问题;提供了一种高速电压量化电路,将粗量化和细量化并行处理,提升了电压陡降监测电路的最高采样率和量化速率。

    一种基于并行加法树的二值化卷积神经网络计算电路

    公开(公告)号:CN116341632A

    公开(公告)日:2023-06-27

    申请号:CN202310421217.9

    申请日:2023-04-19

    Applicant: 东南大学

    Abstract: 本发明提供一种基于并行加法树的二值化卷积神经网络计算电路,属于电路设计领域。本发明设计了基于并行加法树的专用计算单元对二值化卷积神经网络进行计算。计算单元电路中,使用0表示权重或者数据的1,使用1表示权重或者数据的‑1。该计算单元由一个并行加法树、数据分配器、若干全加器和寄存器组成,其中的并行加法树包含k个异或门、若干加法器和一个二输入选择器。另外,本发明设计同权值累加模块,用于将n个多比特数据的累加转换成多个n比特数据的累加,使神经网络各层可以通过一次或多次调用上述加法树,实现计算单元的复用,从而降低了神经网络计算电路的复杂度,节省计算单元的电路代价,大大减小神经网络计算电路的功耗和面积。

Patent Agency Ranking