-
公开(公告)号：CN118382285A
公开(公告)日：2024-07-23
申请号：CN202410390209.7
申请日：2024-04-01
Applicant: 上海华力集成电路制造有限公司
IPC: H10B10/00 , H01L21/28 , H01L29/423
Abstract: 本发明提供一种降低SRAM泄漏电流的方法，提供SRAM的版图，版图包括NMOS图形、PMOS图形、以及用于定义出NMOS图形位置的标记层图形；利用标记层图形将NMOS图形的区域形成到第一栅氧化层光罩上，从而得到第二栅氧化层光罩；在器件制造工艺中的栅氧化层形成后，在栅氧化层上形成光刻胶层，利用第二栅氧化层光罩打开光刻胶层，使得NMOS区域上的光刻胶层保留，其他区域上的栅氧化层裸露；刻蚀裸露的栅氧化层至所需厚度。本发明无需修改原始数据，无需新增光罩，即可通过栅氧化层光罩实现NMOS管区域的栅氧化层厚度调整。
-
公开(公告)号：CN116669422A
公开(公告)日：2023-08-29
申请号：CN202310423647.4
申请日：2023-04-19
Applicant: 上海华力集成电路制造有限公司
Abstract: 本发明提供一种闪存器件的制备方法，所述方法包括：步骤1)提供一半导体结构，所述半导体结构分为存储区及逻辑区，所述存储区包括源区区域和漏区区域，且所述半导体结构包括形成有场氧的衬底及形成于所述衬底表面的栅极结构，其中，所述栅极结构包括栅氧化层、浮栅多晶硅层、栅间介质层及控制栅多晶硅层；步骤2)通过第一自对准刻蚀工艺回刻位于所述源区区域的所述栅极结构；步骤3)对通过步骤2)形成的结构进行自对准离子注入；步骤4)通过第二自对准刻蚀工艺回刻位于所述漏区区域的所述栅极结构。通过本发明解决以现有的方法制备闪存器件时易产生光刻胶残留问题。
-
公开(公告)号：CN116598337A
公开(公告)日：2023-08-15
申请号：CN202310612204.X
申请日：2023-05-29
Applicant: 上海华力集成电路制造有限公司
IPC: H01L29/06 , H01L29/423 , H01L29/66 , H01L29/78 , H01L27/092 , H01L21/8238
Abstract: 本发明提供一种改善GIDL漏电的器件结构，衬底，衬底上形成有STI以定义出有源区；有源区上形成有栅氧化层，栅氧化层上形成有栅氧化层，栅氧化层的剖面形状为倒凹形；栅氧化层上形成有栅极结构，栅极结构两侧的有源区上分别形成有源、漏区。本发明只用新增一张光罩即可从根本上改善栅极与轻掺杂漏交叠区域的电场强度，从根本上解决栅诱导漏极泄漏电流问题，并且不会对其他工艺流程造成额外的影响。
-
公开(公告)号：CN116437664A
公开(公告)日：2023-07-14
申请号：CN202310423512.8
申请日：2023-04-19
Applicant: 上海华力集成电路制造有限公司
Abstract: 本发明提供一种闪存器件的形成方法，方法包括：提供一半导体衬底；于半导体衬底的表面形成栅氧化层，并于位于存储区的栅氧化层的表面形成栅极结构，于位于逻辑区的栅氧化层的表面形成外围多晶硅层；通过刻蚀工艺刻蚀位于漏区区域的栅极结构以形成第一窗口；通过刻蚀工艺刻蚀外围多晶硅层以形成外围多晶硅栅，其中，外围多晶硅栅与位于存储区的栅极结构之间形成有第二窗口；于第一窗口及第二窗口内填充高致密性的第一介质层；通过自对准刻蚀工艺刻蚀位于源区区域的栅极结构以形成第三窗口；于第三窗口内形成具有较大孔隙的第二介质层。通过本发明解决了现有的于闪存器件的源端形成空气间隙时无法使得漏端填充效果得到保证的问题。
-
公开(公告)号：CN115084129A
公开(公告)日：2022-09-20
申请号：CN202210669628.5
申请日：2022-06-14
Applicant: 上海华力集成电路制造有限公司
IPC: H01L27/02
Abstract: 本发明提供一种可调低触发电压、高维持电压的硅控整流器结构，P型衬底,P型衬底上形成有相邻的N阱和P阱；N阱上形成有第一栅极及分别形成于第一栅极两侧的第一、二P型离子注入层，第二P型离子注入层一部分位于N阱上，第二P型离子注入层另一部分横跨N阱与P阱的交界处；N阱上依次设有与第一P型离子注入层间隔分布的第一N型离子注入层、第一浅沟槽隔离；P阱上形成有第二栅极及分别形成于第二栅极两侧的第二N型离子注入层和第三N型离子注入层，第二N型离子注入层一部分位于P阱上，第二N型离子注入层另一部分横跨N阱与P阱的交界处。本发明可以有效快速的达到所需要的低电容静电保护范围，同时降低抗闩锁能力。
-
Patent Agency Ranking
公开(公告)号：CN115064594A
公开(公告)日：2022-09-16
申请号：CN202210745998.2
申请日：2022-06-28
Applicant: 上海华力集成电路制造有限公司
IPC: H01L29/78 , H01L21/336 , H01L27/088 , H01L21/8234
Abstract: 本发明公开了一种改善MV器件的GIDL效应的结构，MV器件包括：第一栅极结构，由第一栅介质层和第一栅极导电材料层叠加而成。在第一栅极导电材料层的侧面形成有第一层侧墙。在半导体衬底上形成有和第一层侧墙的外侧面自对准的源漏凹槽，第二层侧墙自对准形成于第一层侧墙的外侧面以及源漏凹槽的内侧面。源漏区形成于源漏凹槽底部表面暴露的半导体衬底中且和第二层侧墙的外侧面自对准。本发明还公开了一种改善MV器件的GIDL效应的方法。本发明能减少MV器件的GIDL漏电流。
-
公开(公告)号：CN115020234A
公开(公告)日：2022-09-06
申请号：CN202210493169.X
申请日：2022-05-07
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本发明公开了一种28HV MV器件热载流子效应的优化方法，包括以下步骤：在衬底上按现有工艺形成N阱、STI和PLDD；采用第一指定温度ISSG工艺生长第一指定厚度的氧化层；在氧化层上沉积第二指定厚度的多晶硅；采用第二指定温度HTO工艺生长第三指定厚度的栅极氧化层。其中，第一指定厚度小于第三指定厚度，第一指定温度高于第二指定温度。本发明在不增加IMP的情况下，就可以满足HCI的可靠性需求。ISSG生长的氧化层的均匀致密性以及缺陷都很小，器件的Vt没有明显shift，不会带来其他额外的问题，改善了PR粘合性以及poly Overlay的稳定性，进一步改善器件的可靠性，缩短了28HV器件开发周期。
-
公开(公告)号：CN114783996A
公开(公告)日：2022-07-22
申请号：CN202210457943.1
申请日：2022-04-27
Applicant: 上海华力集成电路制造有限公司
IPC: H01L27/02
Abstract: 本发明提供一种促进静电放电器件均匀触发的多指结构，所述结构包括多个指状结构单元，所述指状结构单元包括：P型衬底、形成于P型衬底中的高压P阱区、形成于P型衬底表面的多晶硅栅结构、形成于高压P阱区中且位于多晶硅栅结构两侧的第一N漂移区和第二N漂移区、形成于所述第一N漂移区中的N+漏端、形成于所述第二N漂移区中的N+源端；其中，在中心的至少一个所述指状结构单元中，所述N+漏端形成有P+扩散区。本发明在中心漏端插入P+扩散区来降低中心指状结构单元寄生BJT的Rsub，利用中心指状结构单元开启后的电流作为触发电流，开启其余指状结构单元。通过本发明的结构，可以大大提高静电放电器件的均匀开启效果，从而提高器件的抗静电放电能力。
-
公开(公告)号：CN114497031A
公开(公告)日：2022-05-13
申请号：CN202210097232.8
申请日：2022-01-27
Applicant: 上海华力集成电路制造有限公司
IPC: H01L27/02
Abstract: 本发明提供一种GGNMOS结构，位于P型衬底区的第一高压P阱；第一高压P阱内的第一N阱；第一N型漂移区；第一N型重掺杂区；第一高压P阱两侧设有第二N阱；其中一个第二N阱上设有第二N型重掺杂区；第二N阱一侧设有P阱；P阱上设有第一P型重掺杂区；P阱一侧设有第二高压P阱；第二高压P阱内设有第二N型漂移区和P型漂移区；第二N型漂移区上设有第三N型重掺杂区；P型漂移区上设有第二P型重掺杂区；第二N型漂移区与P阱之间的第二高压P阱上设有栅极结构；本发明的N阱的掺杂浓度高于N型漂移区，有效的将雪崩击穿点由N型漂移区、高压P阱转移到了N阱与高压P阱，有效降低了触发电压。不显著增加面积的前提下，有效提高了触发均匀性。
-
公开(公告)号：CN111403393A
公开(公告)日：2020-07-10
申请号：CN202010213145.5
申请日：2020-03-24
Applicant: 上海华力集成电路制造有限公司
IPC: H01L27/11521 , H01L27/11551
Abstract: 本发明提供一种提高体约束鳍型结构闪存单元耦合率的器件结构，凸出于有源区表面平行分布的多个鳍结构；鳍结构的左右两个侧壁及顶部覆盖有浮栅，覆盖部位为沿鳍结构长度方向的一部分；覆盖部分为分散结构；分散结构由自下而上多个等间隔分布的叠层组成；并且相邻两个鳍结构之间各自的侧壁共用一个分散结构。本发明的鳍型结构可以增加相邻浮栅极之间的距离，降低之间的耦合电容，降低相互单元之间的互扰，增加耦合率。有利于增加漏极电压，提高编程速度；有利于进一步降低栅极电压。结合约束鳍型结构的高编程效率可以为后续的闪存单元继续缩减提供更多的优化选择。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.046 seconds)
