-
公开(公告)号：CN105634454B
公开(公告)日：2018-07-06
申请号：CN201610108491.0
申请日：2016-02-26
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K17/22
Abstract: 一种适用于宇航用SRAM型FPGA的单粒子加固的上电复位电路，它内部包含电源VCC、三个相同的上电冗余模块、出错检测及冗余输出控制模块和三个可控输出缓冲器，出错检测及冗余输出控制模块可以检测出出错的上电冗余模块，并把上电冗余模块进行复位，清除单粒子效应的累积；出错检测及冗余输出控制模块可以控制可控输出缓冲器切断出错的上电冗余模块的输出，确保上电复位电路的输出正确。本上电复位电路清除了由单粒子翻转效应引起的错误累计现象，同时对模块输出进行控制，消除单粒子效应对输出的影响，实现显著的抗单粒子效应的能力。
-
公开(公告)号：CN103840823B
公开(公告)日：2017-09-05
申请号：CN201410051652.8
申请日：2014-02-14
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/177
Abstract: 本发明涉及基于JTAG接口的宇航FPGA通用刷新电路的实现方法，该刷新电路设计有6个输入管脚、9个输出管脚，分别与PROM与FPGA的管脚连接，通过JTAG接口对SRAM型FPGA进行回读操作，确定FPGA型号并校验回读数据，若发生错误则从正确的数据源读取码流，从码流中截取有效部分，并通过JTAG接口将有效码流重新写入FPGA的内部配置位，从而完成配置存储器的刷新，通过本发明中的刷新电路，能够及时检测并纠正宇航用FPGA的单粒子翻转，消除宇航用FPGA发生空间单粒子翻转导致的功能故障，提高宇航FPGA空间应用可靠性。
-
公开(公告)号：CN104483622B
公开(公告)日：2017-08-25
申请号：CN201410706041.2
申请日：2014-11-27
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/3181
Abstract: 一种基于JTAG接口的单粒子辐照试验测试系统及方法，该试验系统包括上位机和测试板；测试板包括SRAM，配置PROM，控制处理FPGA与被测FPGA；控制处理FPGA包括串口通信模块、过程控制模块、被测FPGA配置模块，JTAG回读模块及SRAM读写模块；被测FPGA上搭载简单功能；上位机负责流程控制和数据处理；控制处理FPGA负责处理上位机发送的命令并进行单粒子翻转、单粒子功能中断检测等工作。本发明使用控制处理FPGA与被测FPGA的JTAG接口相连，通过JTAG接口实现单粒子翻转检测，系统更加稳定，结果更加可靠，并且可以自动识别被测FPGA的器件型号，自适应不同型号被测FPGA的单粒子辐照试验测试。
-
公开(公告)号：CN105808489A
公开(公告)日：2016-07-27
申请号：CN201610103943.6
申请日：2016-02-26
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
CPC classification number: G06F13/4072 , G06F13/4286 , G06F2213/0002
Abstract: 本发明提供一种适用于SRAM型FPGA的LVDS接收器，该接收器由差分输入级、差分辅助级、差分增益级与输出缓冲级组成。差分输入级将输入差分电压信号转换为差分输入电流信号，差分输出级输出与差分输入级的输入信号同相和反相电压信号，差分辅助级接收反相输出信号，将其转换为差分辅助电流信号，差分输入电流与差分辅助电流合并输出到差分增益级，差分增益级将接收到的电流信号转换为电压信号并放大，然后通过输出缓冲级输出，差分辅助级、差分增益级与输出缓冲级组成反馈回路，当差分输入电压极性改变时，利用反馈作用加快接收器的状态切换，使接收器具有更高的工作速度。此外，由于使用了自偏置结构，本发明不需要额外的偏置电路，减少了电路成本。
-
公开(公告)号：CN105760243A
公开(公告)日：2016-07-13
申请号：CN201610070778.9
申请日：2016-02-02
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/07
CPC classification number: G06F11/0703
Abstract: 本发明涉及一种基于码流预处理的智能刷新控制方法，通过刷新控制系统实现，所述刷新控制系统包括码流存储器、刷新模块和FPGA，刷新模块将码流存储器中的码流读出，对所述码流的数据帧进行实时筛选，剔除其中的无效码流数据帧，将剩余的有效码流数据帧实时写入码流存储器的剩余空间，在需要刷新时，刷新模块读取码流存储器中的所述有效码流数据帧，对FPGA进行刷新，本发明通过将无效数据在对FPGA进行刷新前全部剔除，仅进行有效数据的刷新，显著压缩了刷新时传输的数据量，从而能够在不提升刷新主频时钟的前提下有效缩短实际刷新周期，提高实际刷新频率，从而提高待刷SRAM型FPGA器件的抗单粒子翻转能力。
-
Patent Agency Ranking
公开(公告)号：CN105741872A
公开(公告)日：2016-07-06
申请号：CN201610070791.4
申请日：2016-02-02
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 适用于宇航用FPGA的加固配置存储器阵列及配置方法，其中配置存储器阵列采用DICE单元实现配置存储器阵列的单粒子加固，降低了单粒子对配置存储器阵列的影响。配置方法是在配置存储器阵列上电之前，通过列地址译码电路与帧数据寄存器使所有的配置存储器单元处于写0状态，上电时，由于外部工作条件的诱导效应，所有的DICE单元在上电后初始状态全部为0，避免了上电后FPGA互连矩阵由于配置存储器单元初始状态不确定导致的逻辑冲突，从而有效解决了FPGA的上电浪涌电流问题，降低了使用FPGA的系统的设计难度，提高了宇航用FPGA工作的可靠性。
-
公开(公告)号：CN103916102B
公开(公告)日：2016-07-06
申请号：CN201410086316.7
申请日：2014-03-10
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K3/02
Abstract: 一种FPGA内嵌全数字低功耗时钟产生电路，包括数字控制振荡器和控制码产生电路。通过对传统全数字可调振荡器电路的改进设计，将数字控制振荡器中延时链的延时单元改为受控制的三态延时单元，并且在控制码产生电路中加入使能控制码产生电路，将延时链中未使用的三态延时单元关闭，完全消除了振荡器电路的无效动态功耗。采用此结构的低功耗全数字可调震荡器电路，高频输出工作状态的功耗降低至原来的十分之一，并且延时链的工作频率范围越广，改进效果越明显，使技术人员在设计时钟产生电路时能够同时兼顾大范围的可调振荡频率指标和较低的功耗指标。
-
公开(公告)号：CN103559161B
公开(公告)日：2016-02-10
申请号：CN201310439306.2
申请日：2013-09-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种用于FPGA配置的总线多宽度转换电路，可以完成FPGA一位、二位、四位和八位宽度配置输入的总线宽度转换。该电路包括两个模块，一个是总线位宽转换模块；另一个模块是总线位宽转换模块的控制模块。一位、二位、四位或八位的配置数据通过四输入多路器组的选择，写入到8位的第一寄存器组，第一寄存器组写满后再移入8位的第二寄存器组，最后输出到八位配置总线上进行FPGA的配置。控制模块根据输入信号的宽度，使总线位宽转换模块把一位、二位、四位或八位位宽输入转换为八位位宽输入。通过该电路FPGA可以使用一位、二位、四位或八位的端口进行配置，增大了FPGA配置端口的灵活性。
-
公开(公告)号：CN104569794A
公开(公告)日：2015-04-29
申请号：CN201410854125.0
申请日：2014-12-31
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/3185
Abstract: 本发明公开了一种基于边界扫描结构的FPGA在线测试仪及测试方法，该测试仪包括上位机和下位机两部分，其中上位机包括上位机软件、接口驱动程序、测试向量集，下位机包括USB接口模块、存储器读写模块、协议处理模块。通过下位机JTAG接口对FPGA进行回读操作，确定待测FPGA型号、JTAG链路结构，上位机根据型号选取相应的测试向量，并通过下位机JTAG接口配置待测FPGA，配置成功后，再通过FPGA的边界扫描链施加测试激励以及回传测试响应，由上位机判断回传的测试响应是否与测试向量中的正确结果一致，从而确定待测FPGA是否存在故障。本发明对于电子装置上FPGA的维护、检测、维修具有极其重要的意义。
-
公开(公告)号：CN104483622A
公开(公告)日：2015-04-01
申请号：CN201410706041.2
申请日：2014-11-27
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/3181
Abstract: 一种基于JTAG接口的单粒子辐照试验测试系统及方法，该试验系统包括上位机和测试板；测试板包括SRAM，配置PROM，控制处理FPGA与被测FPGA；控制处理FPGA包括串口通信模块、过程控制模块、被测FPGA配置模块，JTAG回读模块及SRAM读写模块；被测FPGA上搭载简单功能；上位机负责流程控制和数据处理；控制处理FPGA负责处理上位机发送的命令并进行单粒子翻转、单粒子功能中断检测等工作。本发明使用控制处理FPGA与被测FPGA的JTAG接口相连，通过JTAG接口实现单粒子翻转检测，系统更加稳定，结果更加可靠，并且可以自动识别被测FPGA的器件型号，自适应不同型号被测FPGA的单粒子辐照试验测试。
-
-
-
-
-
-
-
-
-
Search Results
114
records
(took 0.052 seconds)
