公开(公告)号：CN112802839A

公开(公告)日：2021-05-14

申请号：CN202011238738.3

申请日：2020-11-09

Applicant: 三菱电机株式会社

Inventor： 清水和宏 ,  川崎裕二 ,  今坂俊博 ,  吉野学

IPC: H01L27/06 ,  H01L29/06

Abstract: 向自举电容(39)供给充电电流的半导体装置具有半导体层(1)、N+型扩散区域(5b)及N型扩散区域(2)、P+型扩散区域(4a)及P型扩散区域(3a)、N+型扩散区域(5a)、源极电极(10b)、漏极电极(10c)、背栅极电极(10a)、栅极电极(9a)。N+型扩散区域(5b)及N型扩散区域(2)与自举电容(39)的第1电极电连接。电源电压(Vcc)供给至N+型扩散区域(5a)。源极电极(10b)与第3半导体区域(N+型扩散区域(5a))连接且被供给电源电压。背栅极电极(10a)连接至与N+型扩散区域(5a)分离的区域，并且接地。源极电极(10b)与背栅极电极(10a)之间的耐压大于电源电压。

公开(公告)号：CN104659078B

公开(公告)日：2017-10-13

申请号：CN201410677785.6

申请日：2014-11-21

Applicant: 三菱电机株式会社

Inventor： 吉野学

IPC: H01L29/06 ,  H01L29/36

CPC classification number: H01L29/063 ,  H01L21/265 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/30604 ,  H01L21/308

Abstract: 本发明是半导体装置及其制造方法，在该半导体装置中，以从将P型的半导体基板的表面覆盖的P型外延层的表面开始到达半导体基板的表面的方式，形成有配置了高电位侧电路区域(13)的N型扩散层(3)。以规定宽度将高电位侧电路区域(13)包围的方式，形成有N型的高耐压分离区域(16)。高耐压分离区域(16)具有：角部(18)，其位于沿着矩形的高电位侧电路区域(13)的角图案的位置；以及直线部(17)，其位于沿着直线图案的位置。与直线部(17)的N型扩散层(3a)的杂质的浓度相比，角部(18)的N型扩散层(3b)的杂质的浓度设定得更高。

公开(公告)号：CN118610170A

公开(公告)日：2024-09-06

申请号：CN202410228287.7

申请日：2024-02-29

Applicant: 三菱电机株式会社

Inventor： 鸟井阳平 ,  吉野学 ,  山口靖雄 ,  今坂俊博 ,  伊东笃史

IPC: H01L23/31 ,  H01L23/488 ,  H01L23/498 ,  H01L23/64 ,  H01L21/50 ,  H01L21/56 ,  H01L21/60

Abstract: 本公开的目的在于提供能够容易地形成上部元件和用于对作为上部元件的一端部的电极焊盘缓和引线结合的冲击的构造的技术。半导体装置(100)具备：基板(1)、耐压保持用绝缘膜(4)、具有下部元件(3)以及上部元件(5)的元件部、引出布线(7)、第1电极焊盘(8)、作为上部元件的一端部的第2电极焊盘(10)、以及以使得第2电极焊盘从第2接触用孔(12)露出的方式覆盖上部元件的最上层保护膜(6)。耐压保持用绝缘膜(4)以及最上层保护膜在引出布线的延伸方向上设置至比第1电极焊盘(8)靠外侧的区域为止。在第2电极焊盘的上表面设置有具有导电性的焊盘二次堆叠部(13)。最上层保护膜覆盖焊盘二次堆叠部的周缘部。

公开(公告)号：CN113035952B

公开(公告)日：2024-06-21

申请号：CN202011510550.X

申请日：2020-12-18

Applicant: 三菱电机株式会社

Inventor： 今坂俊博 ,  清水和宏 ,  吉野学 ,  川崎裕二

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10

Abstract: 涉及半导体装置及集成电路。改善在RESURF区域形成的MOSFET的耐压性能的提高与接通电阻的降低之间的折衷关系。半导体装置具有：N型扩散层(3)，形成于P型扩散层(1)的表层部，作为RESURF区域而起作用；N型填埋扩散层(2)，形成于N型扩散层(3)的高电位侧电路侧的底部，杂质峰值浓度比N型扩散层(3)高；以及MOSFET，将N型扩散层(3)作为漂移层。MOSFET具有：热氧化膜(9)，形成于成为漏极区域的N型扩散层(4)与成为源极区域的N型扩散层(7)之间；以及N型扩散层(14)，形成于热氧化膜(9)之下，杂质峰值浓度比N型扩散层(3)高。N型扩散层(14)的低电位侧电路侧的端部比N型填埋扩散层的低电位侧电路侧的端部更靠近低电位侧电路。

公开(公告)号：CN116895455A

公开(公告)日：2023-10-17

申请号：CN202310297567.9

申请日：2023-03-24

Applicant: 三菱电机株式会社

Inventor： 鸟井阳平 ,  吉野学 ,  山口靖雄 ,  蔀拓一郎 ,  今坂俊博

IPC: H01F27/32 ,  H01F27/28 ,  H01F41/12 ,  H01F41/04

Abstract: 提供具有由绝缘膜绝缘的第1线圈及第2线圈、抑制了绝缘膜的变形的线圈器件及其制造方法。具有：基板，具有第1主面和与第1主面相对的第2主面；第1绝缘膜，在将从第2主面朝向第1主面的方向作为第1方向的情况下与基板在第1方向侧相接地设置；第1线圈部，与第1绝缘膜在第1方向侧相接地设置，为涡旋状的导体膜；第2绝缘膜，设置为覆盖第1线圈部的第1方向侧以及未设置第1线圈部的第1绝缘膜的第1方向侧；第2线圈部，与第2绝缘膜的第1方向侧相接地设置，为涡旋状的导体膜；以及第1槽，设置于第2绝缘膜，在俯视观察时在相比于第2线圈部的外周端处于内侧的区域，在第2绝缘膜的第1方向侧的面沿第1方向具有宽度。

公开(公告)号：CN114765091A

公开(公告)日：2022-07-19

申请号：CN202210017074.0

申请日：2022-01-07

Applicant: 三菱电机株式会社

Inventor： 今坂俊博 ,  吉野学 ,  山口靖雄 ,  鸟井阳平

IPC: H01F27/30 ,  H01F27/32 ,  H01L23/64

Abstract: 本发明涉及变压器装置及半导体装置。提供能够高品质地将导线接合于使线圈间绝缘的绝缘层上侧的焊盘的变压器装置。变压器装置具有：面状的第1线圈；第1绝缘层，其设置于第1线圈上侧；中间层，其设置于第1绝缘层上侧；第2绝缘层，其设置于中间层上侧；面状的第2线圈，其设置于第2绝缘层上侧，与第1线圈相对；以及导电性的焊盘，其设置于第2绝缘层上侧，与第2线圈的一端侧连接，焊盘配置于在俯视观察时与中间层至少局部地重叠的位置处，中间层比第1绝缘层及第2绝缘层的硬度高。

公开(公告)号：CN113140615A

公开(公告)日：2021-07-20

申请号：CN202110035225.0

申请日：2021-01-12

Applicant: 三菱电机株式会社

Inventor： 吉野学 ,  清水和宏

IPC: H01L29/06 ,  H01L27/088

Abstract: 得到不会使高耐压分离区域和高耐压MOS的RESURF耐压降低，能够对高耐压分离区域和高耐压MOS之间的泄漏电流进行抑制的半导体装置。高耐压分离区域具有在半导体基板(8)的主面形成的第2导电型的第1扩散层(9)。高耐压MOS具有在半导体基板(8)的主面形成的第2导电型的第2扩散层(10)。低电位侧电路区域具有在半导体基板(8)的主面形成的第1导电型的第3扩散层(11)。在第1扩散层(9)和第2扩散层(10)之间露出的半导体基板(8)的主面形成有杂质浓度比半导体基板(8)高的第1导电型的第4扩散层(12)。第4扩散层(12)从高电位侧电路区域向低电位侧电路区域延伸，该第4扩散层没有与第3扩散层(11)接触。

公开(公告)号：CN113035952A

公开(公告)日：2021-06-25

申请号：CN202011510550.X

申请日：2020-12-18

Applicant: 三菱电机株式会社

Inventor： 今坂俊博 ,  清水和宏 ,  吉野学 ,  川崎裕二

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10

Abstract: 涉及半导体装置及集成电路。改善在RESURF区域形成的MOSFET的耐压性能的提高与接通电阻的降低之间的折衷关系。半导体装置具有：N型扩散层(3)，形成于P型扩散层(1)的表层部，作为RESURF区域而起作用；N型填埋扩散层(2)，形成于N型扩散层(3)的高电位侧电路侧的底部，杂质峰值浓度比N型扩散层(3)高；以及MOSFET，将N型扩散层(3)作为漂移层。MOSFET具有：热氧化膜(9)，形成于成为漏极区域的N型扩散层(4)与成为源极区域的N型扩散层(7)之间；以及N型扩散层(14)，形成于热氧化膜(9)之下，杂质峰值浓度比N型扩散层(3)高。N型扩散层(14)的低电位侧电路侧的端部比N型填埋扩散层的低电位侧电路侧的端部更靠近低电位侧电路。

公开(公告)号：CN109690770A

公开(公告)日：2019-04-26

申请号：CN201680089138.0

申请日：2016-09-13

Applicant: 三菱电机株式会社

Inventor： 吉野学

IPC: H01L27/08 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: RESURF分离构造包围高电位侧电路区域的外周，将高电位侧电路区域与低电位侧电路区域分离。RESURF分离构造具有高耐压分离部、高耐压NchMOS以及高耐压PchMOS。高耐压分离部、高耐压NchMOS以及高耐压PchMOS具有多个场板(9、19a、19b、19c)。高耐压PchMOS的最靠低电位侧电路区域侧的场板(19c)的内端部与高耐压NchMOS的最靠低电位侧电路区域侧的场板(19b)的内端部相比位于低电位侧电路区域侧。

公开(公告)号：CN103730503B

公开(公告)日：2016-08-17

申请号：CN201310476163.2

申请日：2013-10-12

Applicant: 三菱电机株式会社

Inventor： 吉野学

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7816 ,  H01L21/02521 ,  H01L21/0465 ,  H01L27/1122 ,  H01L29/0634 ,  H01L29/1083 ,  H01L29/1087 ,  H01L29/66659 ,  H01L29/7393 ,  H01L29/7835

Abstract: 本发明的目的在于提供一种横向高耐压晶体管，其兼顾高耐电压性和低泄露电流。横向高耐压晶体管具有：第1导电型的半导体衬底；第2导电型的半导体层，其设置在半导体衬底的一侧主面；第1导电型的源极区域，其选择性地设置在半导体层的表面；第1导电型的漏极区域（5），其选择性地设置在半导体层的表面；栅极电极（8），其经由栅极绝缘膜设置在源极区域和所述漏极区域之间的半导体层上；以及第1导电型的漂移区域（13），其选择性地设置在半导体层的表面，漂移区域由从漏极区域开始向源极区域方向平行地延伸的条纹状的扩散层构成，构成条纹状的扩散层的线状扩散层（5b）分别由彼此相邻且相邻部分双重扩散的条纹状的扩散区域（5e）形成。