-
公开(公告)号：CN103050546A
公开(公告)日：2013-04-17
申请号：CN201210383444.9
申请日：2012-10-11
Applicant: 三菱电机株式会社
IPC: H01L29/861 , H01L29/06
CPC classification number: H01L29/861 , H01L29/32 , H01L29/36
Abstract: 本发明的课题在于得到一种半导体装置，其能够在降低反向恢复功耗的同时提高耐压并抑制浪涌电压。在N－型漂移层（1）的上侧设置有P型阳极层（2）。在N－型漂移层（1）的下侧设置有N+型阴极层（3）。在N－型漂移层（1）与P型阳极层（2）之间设置有第1短寿命层（4）。在N－型漂移层（1）与N+型阴极层（3）之间设置有第2短寿命层（5）。载流子在第1短寿命层（4）及第2短寿命层（5）中的寿命τ2短于在N－型漂移层（1）中的寿命τ1(τ2＜τ1)。在N+型阴极层（3）中的寿命τ3长于在N－型漂移层（1）中的寿命τ1(τ1＜τ3)。
-
公开(公告)号：CN116779610A
公开(公告)日：2023-09-19
申请号：CN202310228549.5
申请日：2023-03-10
Applicant: 三菱电机株式会社
Abstract: 本发明的目的在于提供能够抑制制造成本的半导体装置及半导体装置的制造方法。本发明涉及的半导体装置具有：第1导电型的半导体基板，其规定有单元区域、单元区域的外缘的区域即镇流电阻区域和将镇流电阻区域包围的末端区域；第1绝缘膜，其配置于半导体基板的表面之上，在单元区域具有第1开口部，并且在镇流电阻区域具有至少1个第2开口部；第2绝缘膜，其被填充于第2开口部；第2导电型的第1杂质层，其配置于半导体基板中的第1开口部之下的表面；第2导电型的第2杂质层，其配置于半导体基板中的第2开口部之下的表面；以及导电膜，其从半导体基板的第1开口部的表面至末端区域地配置。
-
公开(公告)号：CN109690740A
公开(公告)日：2019-04-26
申请号：CN201680088616.6
申请日：2016-08-25
Applicant: 三菱电机株式会社
IPC: H01L21/28 , H01L21/329 , H01L29/868
Abstract: 本发明的目的在于简便地进行电气特定试验，该电气特定试验是为了相对于电极的图案缺陷或者缺损而保证半导体装置的品质。本发明涉及的半导体装置的制造方法，针对具有半导体衬底(1)、在半导体衬底(1)的第1主面(1a)侧形成的第1半导体层(2)、在第1半导体层(2)之上与其接触地形成的第1电极膜(5)的半导体装置，从第1电极膜(5)之上，进行与第1电极膜(5)的材料相比针对第1半导体层(2)的半导体材料的选择比高的第1蚀刻，将第1半导体层(2)的位于第1电极膜(5)的图案缺陷部位(5a)或者缺损部位(5b)之下的区域至少部分地去除，在第1电极膜(5)的图案缺陷部位(5a)或者缺损部位(5b)形成电极膜(8)。
-
公开(公告)号：CN103050546B
公开(公告)日：2015-11-25
申请号：CN201210383444.9
申请日：2012-10-11
Applicant: 三菱电机株式会社
IPC: H01L29/861 , H01L29/06
CPC classification number: H01L29/861 , H01L29/32 , H01L29/36
Abstract: 本发明的课题在于得到一种半导体装置，其能够在降低反向恢复功耗的同时提高耐压并抑制浪涌电压。在N－型漂移层（1）的上侧设置有P型阳极层（2）。在N－型漂移层（1）的下侧设置有N+型阴极层（3）。在N－型漂移层（1）与P型阳极层（2）之间设置有第1短寿命层（4）。在N－型漂移层（1）与N+型阴极层（3）之间设置有第2短寿命层（5）。载流子在第1短寿命层（4）及第2短寿命层（5）中的寿命τ2短于在N－型漂移层（1）中的寿命τ1(τ2＜τ1)。在N+型阴极层（3）中的寿命τ3长于在N－型漂移层（1）中的寿命τ1(τ1＜τ3)。
-
Patent Agency Ranking
公开(公告)号：CN104979179A
公开(公告)日：2015-10-14
申请号：CN201510160872.9
申请日：2015-04-07
Applicant: 三菱电机株式会社
IPC: H01L21/28
CPC classification number: H01L29/456 , H01L21/0485 , H01L21/28512 , H01L21/28568 , H01L29/417 , H01L29/41708 , H01L29/732 , H01L29/8611
Abstract: 提供一种半导体装置以及半导体装置的制造方法，其能够一边得到良好的电气特性，一边抑制在硅衬底处形成的保护膜等的功能受损，抑制Si－Ti面的剥离。N型硅衬底(2)在一个面具有由P型硅构成并与N型硅衬底(2)形成PN结的正极层(1)，在另一个面具有由N型硅层构成的负极层(3)。半导体装置(10)还具备：第一电极膜(4)，其在负极层(3)上形成，由钛构成，形成SiTi接合；第二电极膜(7)，其在第一电极膜(4)上形成，由Al－Si构成，形成Ti－AlSi接合；第三电极膜(5)，其在第二电极膜上形成，由Ni构成，形成AlSi－Ni接合；以及第四电极膜(6)，其在第三电极膜(5)上形成，由Au构成。
-
公开(公告)号：CN119545854A
公开(公告)日：2025-02-28
申请号：CN202410897872.6
申请日：2024-07-05
Applicant: 三菱电机株式会社
Abstract: 本公开的目的在于抑制在半导体装置中终端构造所使用的金属的腐蚀。半导体基板(1)具备：第1导电型的多个第1终端半导体层(12)，在第1终端区域(22)中设置于漂移层(10)的第1主面S1侧的表层；第2导电型的第2终端半导体层(13)，在第2终端区域(23)中的半导体基板1的端部被设置于漂移层(10)的第1主面(S1)侧的表层。半导体装置(101)具备：第1绝缘层(2)，在第1终端区域(22)中设置于第1主面S1上；多个第1终端电极层(5)，设置于第1主面S1上并与多个第1终端半导体层(12)导通；第2终端电极层(6)，设置于第1主面S1上并与第2终端半导体层(13)导通；第2绝缘层(3)，设置于第1主面S1上，与最外侧的第1终端半导体层(12)以及第2终端半导体层(13)接触；以及密封件(9)，与第2绝缘层(3)的上表面接触。
-
公开(公告)号：CN107851574B
公开(公告)日：2021-08-13
申请号：CN201580081702.X
申请日：2015-07-15
Applicant: 三菱电机株式会社
IPC: H01L21/306 , H01L21/329 , H01L29/868
Abstract: 在硅衬底之上形成硅氧化膜，该硅氧化膜具有至少1个开口部(OP)。形成构造体，该构造体设置在硅氧化膜之上，在开口部处到达至硅衬底，由与硅氧化膜相比不易被氢氟酸蚀刻的材料制作。对设置有硅氧化膜以及构造体的硅衬底，进行使用了氢氟酸的湿式蚀刻。在进行湿式蚀刻的工序中，硅氧化膜与构造体的界面被暴露于氢氟酸。
-
公开(公告)号：CN103715273B
公开(公告)日：2016-08-31
申请号：CN201310464808.0
申请日：2013-10-08
Applicant: 三菱电机株式会社
IPC: H01L29/861 , H01L29/06
CPC classification number: H01L29/7393 , H01L29/0619 , H01L29/0638 , H01L29/402 , H01L29/8611
Abstract: 本发明提供一种半导体装置。在半导体装置(1)中，在半导体衬底(2)的一个主表面侧形成有二极管的正极(3)。以与该正极(3)外周隔开距离而包围正极(3)的方式，形成有保护环(4)。正极(3)具有p+型扩散区域(3a)、p一型区域(1la)以及正极电极(8)。p一型区域(1la)形成在位于正极(3)的外周侧的末端部。p一型区域(1la)作为电阻相对较高的区域，以由p+型扩散区域(3a)夹持的方式形成。
-
公开(公告)号：CN103996703A
公开(公告)日：2014-08-20
申请号：CN201410054300.8
申请日：2014-02-18
Applicant: 三菱电机株式会社
IPC: H01L29/41
CPC classification number: H01L23/49805 , H01L23/4827 , H01L23/49866 , H01L29/1608 , H01L29/34 , H01L29/401 , H01L29/45 , H01L29/456 , H01L29/8611 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的目的在于提供一种半导体装置，其能够在维持半导体装置的电气特性的同时，提高半导体衬底和背面电极的接合强度。本发明具有半导体衬底（2a）和设置在半导体衬底（2a）背面上的背面电极（在实施方式中为背面多层电极（1））。在半导体衬底（2a）的与背面多层电极（1）相对的背面的周缘部，形成有粗糙面图案（4a）。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.068 seconds)
