-
公开(公告)号：CN109690740B
公开(公告)日：2023-08-08
申请号：CN201680088616.6
申请日：2016-08-25
Applicant: 三菱电机株式会社
IPC: H01L21/28 , H01L21/329 , H01L29/868
Abstract: 本发明的目的在于简便地进行电气特性试验，该电气特性试验是为了相对于电极的图案缺陷或者缺损而保证半导体装置的品质。本发明涉及的半导体装置的制造方法，针对具有半导体衬底(1)、在半导体衬底(1)的第1主面(1a)侧形成的第1半导体层(2)、在第1半导体层(2)之上与其接触地形成的第1电极膜(5)的半导体装置，从第1电极膜(5)之上，进行与第1电极膜(5)的材料相比针对第1半导体层(2)的半导体材料的选择比高的第1蚀刻，将第1半导体层(2)的位于第1电极膜(5)的图案缺陷部位(5a)或者缺损部位(5b)之下的区域至少部分地去除，在第1电极膜(5)的图案缺陷部位(5a)或者缺损部位(5b)形成电极膜(8)。
-
公开(公告)号：CN107851574B
公开(公告)日：2021-08-13
申请号：CN201580081702.X
申请日：2015-07-15
Applicant: 三菱电机株式会社
IPC: H01L21/306 , H01L21/329 , H01L29/868
Abstract: 在硅衬底之上形成硅氧化膜，该硅氧化膜具有至少1个开口部(OP)。形成构造体，该构造体设置在硅氧化膜之上，在开口部处到达至硅衬底，由与硅氧化膜相比不易被氢氟酸蚀刻的材料制作。对设置有硅氧化膜以及构造体的硅衬底，进行使用了氢氟酸的湿式蚀刻。在进行湿式蚀刻的工序中，硅氧化膜与构造体的界面被暴露于氢氟酸。
-
公开(公告)号：CN104838504A
公开(公告)日：2015-08-12
申请号：CN201280077547.0
申请日：2012-12-07
Applicant: 三菱电机株式会社
IPC: H01L29/861 , H01L21/265 , H01L29/06 , H01L29/868
CPC classification number: H01L21/26513 , H01L21/2252 , H01L21/26586 , H01L29/0615 , H01L29/0619 , H01L29/0638 , H01L29/1095 , H01L29/1608 , H01L29/2003 , H01L29/6606 , H01L29/6609 , H01L29/66204 , H01L29/861
Abstract: 在具有激活区域和终端区域的半导体衬底(1)的主面上形成绝缘膜(2)。对激活区域上的绝缘膜(2)进行蚀刻而形成开口(3)。使用绝缘膜(2)作为掩模，一边使半导体衬底(1)旋转，一边从相对于半导体衬底(1)的主面的法线方向倾斜大于或等于20°的方向向半导体衬底(1)注入杂质，在激活区域形成扩散层(7)。扩散层(7)与开口(3)相比延伸至终端区域侧的绝缘膜(2)的下方。
-
公开(公告)号：CN107851574A
公开(公告)日：2018-03-27
申请号：CN201580081702.X
申请日：2015-07-15
Applicant: 三菱电机株式会社
IPC: H01L21/306 , H01L21/329 , H01L29/868
CPC classification number: H01L21/56 , H01L21/306 , H01L21/30604 , H01L29/868
Abstract: 在硅衬底(10)之上形成SiO2膜(31)，该SiO2膜(31)具有至少1个开口部(OP)。形成构造体(41)，该构造体(41)设置在硅氧化膜(31)之上，在开口部(OP)处到达至硅衬底(10)，由与硅氧化膜(31)相比不易被氢氟酸蚀刻的材料制作。对设置有硅氧化膜(31)以及构造体(41)的硅衬底(10)，进行使用了氢氟酸的湿式蚀刻。在进行湿式蚀刻的工序中，硅氧化膜(31)与构造体(41)的界面被暴露于氢氟酸。
-
公开(公告)号：CN104979179B
公开(公告)日：2018-03-16
申请号：CN201510160872.9
申请日：2015-04-07
Applicant: 三菱电机株式会社
IPC: H01L21/28
CPC classification number: H01L29/456 , H01L21/0485 , H01L21/28512 , H01L21/28568 , H01L29/417 , H01L29/41708 , H01L29/732 , H01L29/8611
Abstract: 提供一种半导体装置以及半导体装置的制造方法，其能够一边得到良好的电气特性，一边抑制在硅衬底处形成的保护膜等的功能受损，抑制Si－Ti面的剥离。N型硅衬底(2)在一个面具有由P型硅构成并与N型硅衬底(2)形成PN结的正极层(1)，在另一个面具有由N型硅层构成的负极层(3)。半导体装置(10)还具备：第一电极膜(4)，其在负极层(3)上形成，由钛构成，形成SiTi接合；第二电极膜(7)，其在第一电极膜(4)上形成，由Al－Si构成，形成Ti－AlSi接合；第三电极膜(5)，其在第二电极膜上形成，由Ni构成，形成AlSi－Ni接合；以及第四电极膜(6)，其在第三电极膜(5)上形成，由Au构成。
-
Patent Agency Ranking
公开(公告)号：CN103050546A
公开(公告)日：2013-04-17
申请号：CN201210383444.9
申请日：2012-10-11
Applicant: 三菱电机株式会社
IPC: H01L29/861 , H01L29/06
CPC classification number: H01L29/861 , H01L29/32 , H01L29/36
Abstract: 本发明的课题在于得到一种半导体装置，其能够在降低反向恢复功耗的同时提高耐压并抑制浪涌电压。在N－型漂移层（1）的上侧设置有P型阳极层（2）。在N－型漂移层（1）的下侧设置有N+型阴极层（3）。在N－型漂移层（1）与P型阳极层（2）之间设置有第1短寿命层（4）。在N－型漂移层（1）与N+型阴极层（3）之间设置有第2短寿命层（5）。载流子在第1短寿命层（4）及第2短寿命层（5）中的寿命τ2短于在N－型漂移层（1）中的寿命τ1(τ2＜τ1)。在N+型阴极层（3）中的寿命τ3长于在N－型漂移层（1）中的寿命τ1(τ1＜τ3)。
-
公开(公告)号：CN109690740A
公开(公告)日：2019-04-26
申请号：CN201680088616.6
申请日：2016-08-25
Applicant: 三菱电机株式会社
IPC: H01L21/28 , H01L21/329 , H01L29/868
Abstract: 本发明的目的在于简便地进行电气特定试验，该电气特定试验是为了相对于电极的图案缺陷或者缺损而保证半导体装置的品质。本发明涉及的半导体装置的制造方法，针对具有半导体衬底(1)、在半导体衬底(1)的第1主面(1a)侧形成的第1半导体层(2)、在第1半导体层(2)之上与其接触地形成的第1电极膜(5)的半导体装置，从第1电极膜(5)之上，进行与第1电极膜(5)的材料相比针对第1半导体层(2)的半导体材料的选择比高的第1蚀刻，将第1半导体层(2)的位于第1电极膜(5)的图案缺陷部位(5a)或者缺损部位(5b)之下的区域至少部分地去除，在第1电极膜(5)的图案缺陷部位(5a)或者缺损部位(5b)形成电极膜(8)。
-
公开(公告)号：CN104838504B
公开(公告)日：2017-08-15
申请号：CN201280077547.0
申请日：2012-12-07
Applicant: 三菱电机株式会社
IPC: H01L29/861 , H01L21/265 , H01L29/06 , H01L29/868
CPC classification number: H01L21/26513 , H01L21/2252 , H01L21/26586 , H01L29/0615 , H01L29/0619 , H01L29/0638 , H01L29/1095 , H01L29/1608 , H01L29/2003 , H01L29/6606 , H01L29/6609 , H01L29/66204 , H01L29/861
Abstract: 在具有激活区域和终端区域的半导体衬底(1)的主面上形成绝缘膜(2)。对激活区域上的绝缘膜(2)进行蚀刻而形成开口(3)。使用绝缘膜(2)作为掩模，一边使半导体衬底(1)旋转，一边从相对于半导体衬底(1)的主面的法线方向倾斜大于或等于20°的方向向半导体衬底(1)注入杂质，在激活区域形成扩散层(7)。扩散层(7)与开口(3)相比延伸至终端区域侧的绝缘膜(2)的下方。
-
公开(公告)号：CN103050546B
公开(公告)日：2015-11-25
申请号：CN201210383444.9
申请日：2012-10-11
Applicant: 三菱电机株式会社
IPC: H01L29/861 , H01L29/06
CPC classification number: H01L29/861 , H01L29/32 , H01L29/36
Abstract: 本发明的课题在于得到一种半导体装置，其能够在降低反向恢复功耗的同时提高耐压并抑制浪涌电压。在N－型漂移层（1）的上侧设置有P型阳极层（2）。在N－型漂移层（1）的下侧设置有N+型阴极层（3）。在N－型漂移层（1）与P型阳极层（2）之间设置有第1短寿命层（4）。在N－型漂移层（1）与N+型阴极层（3）之间设置有第2短寿命层（5）。载流子在第1短寿命层（4）及第2短寿命层（5）中的寿命τ2短于在N－型漂移层（1）中的寿命τ1(τ2＜τ1)。在N+型阴极层（3）中的寿命τ3长于在N－型漂移层（1）中的寿命τ1(τ1＜τ3)。
-
公开(公告)号：CN104979179A
公开(公告)日：2015-10-14
申请号：CN201510160872.9
申请日：2015-04-07
Applicant: 三菱电机株式会社
IPC: H01L21/28
CPC classification number: H01L29/456 , H01L21/0485 , H01L21/28512 , H01L21/28568 , H01L29/417 , H01L29/41708 , H01L29/732 , H01L29/8611
Abstract: 提供一种半导体装置以及半导体装置的制造方法，其能够一边得到良好的电气特性，一边抑制在硅衬底处形成的保护膜等的功能受损，抑制Si－Ti面的剥离。N型硅衬底(2)在一个面具有由P型硅构成并与N型硅衬底(2)形成PN结的正极层(1)，在另一个面具有由N型硅层构成的负极层(3)。半导体装置(10)还具备：第一电极膜(4)，其在负极层(3)上形成，由钛构成，形成SiTi接合；第二电极膜(7)，其在第一电极膜(4)上形成，由Al－Si构成，形成Ti－AlSi接合；第三电极膜(5)，其在第二电极膜上形成，由Ni构成，形成AlSi－Ni接合；以及第四电极膜(6)，其在第三电极膜(5)上形成，由Au构成。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.019 seconds)
