公开(公告)号：CN109672441B

公开(公告)日：2024-12-13

申请号：CN201811153614.8

申请日：2018-09-30

Applicant: 三星电子株式会社

Inventor： 金容焕 ,  金郁 ,  金智娟

IPC: H03L7/07 ,  H03L7/099

Abstract: 具有工艺、电压和温度(PVT)变化的半导体系统中的时钟生成和控制。半导体器件可以包括至少第一环形振荡器和第二环形振荡器，每个分别设置在最靠近运算电路的第一逻辑电路和第二逻辑电路的位置处，且生成第一振荡信号和第二振荡信号。检测电路配置为对第一振荡信号和第二振荡信号执行预定逻辑运算以生成第一时钟信号。校准电路配置为从检测电路接收第一时钟信号并且对第一环形振荡器和第二环形振荡器中的每一个执行延迟控制以生成用于操作运算电路的第二时钟信号。

公开(公告)号：CN116266989A

公开(公告)日：2023-06-20

申请号：CN202211525178.9

申请日：2022-11-30

Applicant: 三星电子株式会社

Inventor： 金容焕 ,  金亮阧 ,  朴相郁 ,  徐旻揆 ,  李相昊 ,  洪定杓

IPC: H10B12/00

Abstract: 一种半导体器件包括：衬底；存储节点接触，位于所述衬底上；下电极结构，位于所述存储节点接触上；支撑结构，位于所述下电极结构的外侧表面上并且将相邻的下电极结构彼此连接；电介质层，位于所述下电极结构和所述支撑结构上；以及上电极结构，位于所述电介质层上，其中，所述下电极结构均包括：柱部分，与所述存储节点接触接触；以及筒部分，位于所述柱部分上，所述柱部分包括：第一下电极层，具有筒形形状并且具有下表面和侧表面；以及第一部分，至少覆盖所述第一下电极层的内壁，并且所述筒部分包括从所述第一部分延伸并且覆盖所述第一下电极层的上端的第二部分。

公开(公告)号：CN110010604B

公开(公告)日：2025-02-11

申请号：CN201811552330.6

申请日：2018-12-18

Applicant: 三星电子株式会社

Inventor： 金平浩 ,  具省模 ,  尹国汉 ,  金基烈 ,  金容焕

IPC: H10B12/00

Abstract: 公开了半导体器件及其制造方法。从衬底部分地刻蚀支撑层和模层，以在衬底上形成模制图案和支撑图案，使得接触孔穿过支撑图案和模制图案而形成，并且互连件通过接触孔而被暴露。在掩模图案上形成下电极层，以填充接触孔，并且通过部分地去除下电极层和掩模图案而形成接触孔中的下电极。下电极与互连件接触并由具有与支撑层相同厚度的支撑图案支撑。

公开(公告)号：CN115966464A

公开(公告)日：2023-04-14

申请号：CN202211226835.X

申请日：2022-10-09

Applicant: 三星电子株式会社

Inventor： 朴珍荣 ,  洪定杓 ,  金亮阧 ,  金容焕 ,  朴相郁

IPC: H01L21/311 ,  H01L21/3213 ,  H01L21/033 ,  H01L21/768

Abstract: 形成半导体器件的方法可以包括：设置衬底，层形成在衬底上；在层上形成下硬掩模层，下硬掩模层包括硅；在下硬掩模层上形成上硬掩模图案，上硬掩模图案包括氧化物；通过使用上硬掩模图案作为蚀刻掩模并且使用包括基于金属氯化物的第一气体和基于氮化物的第二气体的蚀刻气体蚀刻下硬掩模层，形成下硬掩模图案；以及通过使用下硬掩模图案作为蚀刻掩模蚀刻材料层，在层中形成多个接触孔。

公开(公告)号：CN110010604A

公开(公告)日：2019-07-12

申请号：CN201811552330.6

申请日：2018-12-18

Applicant: 三星电子株式会社

Inventor： 金平浩 ,  具省模 ,  尹国汉 ,  金基烈 ,  金容焕

IPC: H01L27/108 ,  H01L21/8242

Abstract: 公开了半导体器件及其制造方法。从衬底部分地刻蚀支撑层和模层，以在衬底上形成模制图案和支撑图案，使得接触孔穿过支撑图案和模制图案而形成，并且互连件通过接触孔而被暴露。在掩模图案上形成下电极层，以填充接触孔，并且通过部分地去除下电极层和掩模图案而形成接触孔中的下电极。下电极与互连件接触并由具有与支撑层相同厚度的支撑图案支撑。