公开(公告)号：CN110858623A

公开(公告)日：2020-03-03

申请号：CN201910782346.4

申请日：2019-08-23

Applicant: 三星电子株式会社

Inventor： 金秉柱 ,  高永珉 ,  金钟旭 ,  朴洸珉 ,  朴正熙 ,  崔铜成

IPC: H01L45/00

Abstract: 一种可变电阻存储器件可以包括：沿第一方向延伸的多条第一导线；沿第二方向延伸的多条第二导线；多个存储单元，相对于自上而下的视图，每个存储单元在第一导线中的相应一条与第二导线中的相应一条之间的各交叉点处，每个存储单元包括夹在顶部电极和底部电极之间的可变电阻结构和开关元件；和第一电介质层，填充存储单元的开关元件之间的空间。第一电介质层的顶表面设置在存储单元的顶部电极的底表面和顶表面之间。

公开(公告)号：CN110858619A

公开(公告)日：2020-03-03

申请号：CN201910534229.6

申请日：2019-06-19

Applicant: 三星电子株式会社

Inventor： 金钟旭 ,  高永珉 ,  金秉柱 ,  朴洸珉 ,  朴正熙 ,  崔熙成

IPC: H01L45/00 ,  H01L27/24

Abstract: 一种可变电阻存储器件可以包括：存储单元，包括设置在衬底上的第一电极、设置在第一电极上的可变电阻图案和设置在可变电阻图案上的第二电极；选择图案，设置在存储单元上；以及覆盖结构，覆盖选择图案的侧壁。覆盖结构可以包括顺序堆叠在选择图案的至少一个侧壁上的第一覆盖图案和第二覆盖图案。第一覆盖图案可以是硅图案，第二覆盖图案可以包括氮化物。

公开(公告)号：CN109872967A

公开(公告)日：2019-06-11

申请号：CN201811285152.5

申请日：2018-10-31

Applicant: 三星电子株式会社

Inventor： 高永珉 ,  权赫宇 ,  李凖原

IPC: H01L21/768 ,  H01L23/538

Abstract: 提供了制造半导体装置的方法，所述方法包括：在目标层上顺序地形成第一硬掩模层、第二硬掩模层和光致抗蚀剂层；对光致抗蚀剂层进行图案化以形成光致抗蚀剂图案；将光致抗蚀剂图案用作蚀刻掩模顺序地对第二硬掩模层和第一硬掩模层进行图案化以形成第一硬掩模图案和位于第一硬掩模图案上的第二硬掩模图案；将第一硬掩模图案和第二硬掩模图案用作蚀刻掩模来蚀刻目标层，其中，第二硬掩模层包括掺杂杂质的非晶硅。