公开(公告)号：CN112837725B

公开(公告)日：2025-04-18

申请号：CN202010915165.7

申请日：2020-09-03

Applicant: 三星电子株式会社

Inventor： 郑允敬 ,  秋喆焕

IPC: G11C11/406 ,  G11C29/42

Abstract: 本公开涉及一种半导体存储器件和操作半导体存储器件的方法。所述半导体存储器件包括存储单元阵列、纠错码(ECC)引擎、刷新控制电路和控制逻辑电路。所述存储单元阵列包括存储单元行。所述刷新控制电路对所述存储单元行执行刷新操作。所述控制逻辑电路控制所述ECC引擎，使得所述ECC引擎在读取操作期间通过对至少一个第一存储单元行中的子页面执行ECC解码来生成错误生成信号。所述控制逻辑电路将所述第一存储单元行的错误发生计数与阈值进行比较，并基于所述比较向所述刷新控制电路提供所述第一存储单元行的第一地址作为错误地址。所述刷新控制电路增加在刷新时段期间在所述第一存储单元行中执行的刷新操作的次数。

公开(公告)号：CN110097919B

公开(公告)日：2024-06-11

申请号：CN201910066323.3

申请日：2019-01-24

Applicant: 三星电子株式会社

Inventor： 金秀衡 ,  秋喆焕

IPC: G11C29/56 ,  G11C8/10 ,  G11C8/16

Abstract: 提供了一种存储系统、确定其错误的方法及包括其的电子设备。存储系统包括：存储装置，包括缓冲器裸片、设置在缓冲器裸片上的核心裸片、多个通道和穿硅通路，穿硅通路被配置为在缓冲器裸片与至少一个核心裸片之间发送信号；存储控制器，被配置为向该存储装置输出命令信号和地址信号，向存储装置输出数据信号，以及从存储装置接收数据信号；以及内插件，包括用于连接存储控制器和多个通道的多个通道路径，其中该存储装置还包括用于改变多个通道与多个通道路径之间的连接状态的路径选择器，当在多个通道与多个通道路径之间的第一连接状态下检测到错误时，路径选择器将第一连接状态改变为第二连接状态。

公开(公告)号：CN110176259B

公开(公告)日：2023-11-24

申请号：CN201910125511.9

申请日：2019-02-20

Applicant: 三星电子株式会社

Inventor： 秋喆焕 ,  宋雄哉

IPC: G11C5/02 ,  H10B80/00

Abstract: 一种存储器装置包括：缓冲器管芯，其包括在平行于缓冲器管芯的下表面的第一方向上彼此间隔开的第一凸块阵列和第二凸块阵列；第一存储器管芯，通过多个第一硅通孔堆叠在缓冲器管芯上且包括存储体；和第二存储器管芯，通过多个第二硅通孔堆叠在第一存储器管芯上且包括存储体。第一凸块阵列提供给在第一存储器管芯和第二存储器管芯与第一处理器之间通信的第一信道。第二凸块阵列提供给在第一存储器管芯和第二存储器管芯与第二处理器之间通信的第二信道，且第一信道和第二信道彼此独立，使得分配给第一信道的存储体仅由第一处理器而非第二处理器通过第一信道访问，且分配给第二信道的存储体仅由第二处理器而非第一处理器通过第二信道访问。

公开(公告)号：CN116136830A

公开(公告)日：2023-05-19

申请号：CN202211320610.0

申请日：2022-10-26

Applicant: 三星电子株式会社

Inventor： 秋喆焕 ,  黄晙夏 ,  黄斗熙

IPC: G06F13/16 ,  G06F13/40

Abstract: 提供了一种存储器件、驱动存储器件的方法以及驱动主机装置的方法。所述存储器件包括：存储单元，所述存储单元用于存储数据；以及存储器控制器，所述存储器控制器被配置为：检查是否使用动态电压频率缩放核(DVFSC)操作，响应于使用所述DVFSC操作检查存储在所述存储器件中的指示主机装置的设置的信息，基于所述信息来确定用于所述DVFSC操作的低电压的电平，并且向所述主机装置发送确定出的用于所述DVFSC操作的所述低电压的电平。

公开(公告)号：CN115705871A

公开(公告)日：2023-02-17

申请号：CN202210890030.9

申请日：2022-07-27

Applicant: 三星电子株式会社

Inventor： 黄晙夏 ,  秋喆焕 ,  吴桂植 ,  李泳斌 ,  赵娍苑

IPC: G11C11/406

Abstract: 提供了一种操作主机设备以控制包括寄存器的存储设备的方法。该方法包括：向存储设备提供指示掩蔽段和非掩蔽段当中的非掩蔽段的部分阵列刷新设置；向存储设备提供刷新命令；以及向存储设备提供针对掩蔽段的写入命令，以控制存储设备在基于刷新命令在存储设备中执行部分阵列刷新的同时存储数据。

公开(公告)号：CN1992075B

公开(公告)日：2010-05-19

申请号：CN200610171271.9

申请日：2006-12-28

Applicant: 三星电子株式会社

Inventor： 秋喆焕 ,  宋浩圣

IPC: G11C8/18 ,  G11C8/08

CPC classification number: G11C8/18 ,  G11C7/04 ,  G11C7/1045 ,  G11C7/1072 ,  G11C7/22 ,  G11C8/12 ,  G11C11/4076 ,  G11C11/4082 ,  G11C29/18

Abstract: 一种半导体器件的地址转换器包括：时钟产生部分，用于当施加了电源时产生至少一个时钟信号；控制信号设置装置，用于在模式设置操作期间设置控制信号；极性选择信号产生部分，用于响应于所述至少一个时钟信号和所述控制信号，产生至少一个极性选择信号；和地址转换部分，用于响应于所述至少一个极性选择信号来转换从外部部分施加的地址的至少一位以输出转换的地址。