公开(公告)号：CN1992067A

公开(公告)日：2007-07-04

申请号：CN200610171855.6

申请日：2006-12-11

Applicant: 三星电子株式会社

Inventor： 李载濬 ,  崔周善 ,  金圭现 ,  朴光洙

IPC: G11C5/06 ,  G11C5/02

Abstract: 一种存储系统，具有第一和第二主存储器以及分别耦合到第一和第二主存储器的第一和第二辅助存储器，所述耦合包括至少一个点对点连接。一个存储器模块包括该第一和第二主存储器以及第一和第二辅助存储器中的至少两个。第一连接元件例如连接器或焊料，将存储器模块连接到到一个母板。第二连接元件例如连接器或焊料，将第一和第二主存储器和第一和第二辅助存储器中的另外一个连接到该母板。第一存储器模块上的存储器中的至少一个被耦合到其余的存储器中的至少另外一个上。该存储系统还包括一个存储控制器，该存储控制器通过点对两点链接连接到主存储器。

公开(公告)号：CN113840956B

公开(公告)日：2023-12-05

申请号：CN202080035794.9

申请日：2020-03-11

Applicant: 三星电子株式会社

Inventor： 李镇基 ,  李载濬 ,  M.S.林 ,  郑寿权

IPC: D06F37/20 ,  D06F37/24 ,  D06F37/30 ,  H02K1/2791 ,  H02K1/16 ,  H02K21/22 ,  H02K29/03 ,  H02K7/14

Abstract: 本发明的电机包括：定子，具有缠绕有线圈的槽和容纳定子的圆形形状的壳体；以及转子，设置在壳体的内表面上并与槽间隔开并且具有多个永磁体，所述多个永磁体具有与磁极相同的数量并具有不同的磁极性。所述多个永磁体中的每个具有与根据磁极数量的第一角度对应的长度。所述多个永磁体根据第一角度和对应于磁极数量的第二角度以第三角度彼此间隔开。电机的第一角度、第二角度、第三角度以壳体的中心点为角度参考点。一实施方式的电机可以是提供在洗衣机中的电机。

公开(公告)号：CN116110447A

公开(公告)日：2023-05-12

申请号：CN202211399572.2

申请日：2022-11-09

Applicant: 三星电子株式会社

Inventor： 金泰局 ,  罗又真 ,  俞泰根 ,  柳慧承 ,  李载濬

IPC: G11C7/22 ,  G11C7/10 ,  G06F13/16

Abstract: 提供了一种存储器件和存储器控制器。所述存储器件包括时钟训练电路，所述时钟训练电路被配置为通过多个信号引脚之中的第一信号引脚接收时钟，并且所述时钟训练电路连接到与所述第一信号引脚连接的第一信号线。所述时钟训练电路在接收到所述时钟时生成多相时钟，并且通过以占空比调整步长在所述多相时钟中的三个内部时钟信号之间同时进行相位扫描，来生成所述多相时钟的三维(3‑D)占空比偏移码(DOC)。所述存储器件使用所述3‑D DOC校正所述多相时钟的占空比误差。

公开(公告)号：CN115810370A

公开(公告)日：2023-03-17

申请号：CN202210741412.5

申请日：2022-06-27

Applicant: 三星电子株式会社

Inventor： 周成勋 ,  李载濬 ,  崔一韩

IPC: G11C7/04

Abstract: 提供了一种半导体存储器件、包括其的存储器系统和控制其的方法。所述半导体存储器件包括：被配置为与存储器控制器通信的多个输入‑输出引脚、命令控制逻辑、温度测量电路和操作限制控制器。所述命令控制逻辑基于通过所述多个输入‑输出引脚之中的控制引脚从所述存储器控制器传送的命令信号和控制信号，来控制所述半导体存储器件的操作。所述温度测量电路测量所述半导体存储器件的工作温度，以生成与所述工作温度对应的温度码。当基于所述温度码确定所述工作温度超过风险温度时，所述操作限制控制器控制所述半导体存储器件的内部操作，而不管从所述存储器控制器传送的所述命令信号和所述控制信号如何，从而降低所述半导体存储器件的功耗。

公开(公告)号：CN110083502A

公开(公告)日：2019-08-02

申请号：CN201811532002.X

申请日：2018-12-14

Applicant: 三星电子株式会社

Inventor： 李荣镐 ,  朴星柱 ,  尹永 ,  金龙进 ,  李载濬

IPC: G06F11/30

Abstract: 本申请提供一种存储器装置、一种存储器模块和一种操作存储器模块的方法，存储器装置包括：回环电路，其用于执行回环操作，其中回环操作包括经回环通道接收从测试装置提供的测试信号，并且经回环通道将测试信号反馈至测试装置；以及信息管理电路，其用于将存储器装置的信息输出至回环通道。

公开(公告)号：CN100593240C

公开(公告)日：2010-03-03

申请号：CN03138698.9

申请日：2003-06-03

Applicant: 三星电子株式会社

Inventor： 朴勉周 ,  李载濬

IPC: H01L27/10 ,  H01L23/52

CPC classification number: H05K1/0216 ,  G11C7/1006 ,  H05K1/0237 ,  H05K1/14 ,  H05K2201/044 ,  H05K2201/09727 ,  H05K2201/09781

Abstract: 本发明公开了一种半导体存储器，其包括具有一些存储器的存储模块和一将数据传输至存储模块的数据总线，其中数据总线包括一低频段数据通过单元，其去除数据的高频成分并将数据发送至存储模块。低频段数据通过单元可包括多个短线，该短线与数据总线连接且被形成为印刷电路板(PCB)图案，短线相互平行；也可包括多个板，该板与数据总线连接且被形成为PCB图案，板相互平行；或可具有一种形状，其中具有一宽宽度的部分与具有一窄宽度的部分交替连接。因此，不需要加入一分离无源器件，半导体存储器减少经数据总线传输的数据的高频噪声，提高数据的电压裕度，减少无源器件如电容的成本，并简化粘接无源器件的工艺。

公开(公告)号：CN1467850A

公开(公告)日：2004-01-14

申请号：CN03138698.9

申请日：2003-06-03

Applicant: 三星电子株式会社

Inventor： 朴勉周 ,  李载濬

IPC: H01L27/10 ,  H01L23/52

CPC classification number: H05K1/0216 ,  G11C7/1006 ,  H05K1/0237 ,  H05K1/14 ,  H05K2201/044 ,  H05K2201/09727 ,  H05K2201/09781

Abstract: 本发明公开了一种半导体存储器，其包括具有一些存储器的存储模块和一将数据传输至存储模块的数据总线，其中数据总线包括一低频段数据通过单元，其去除数据的高频成分并将数据发送至存储模块。低频段数据通过单元可包括多个短线，该短线与数据总线连接且被形成为印刷电路板(PCB)图案，短线相互平行；也可包括多个板，该板与数据总线连接且被形成为PCB图案，板相互平行；或可具有一种形状，其中具有一宽宽度的部分与具有一窄宽度的部分交替连接。因此，不需要加入一分离无源器件，半导体存储器减少经数据总线传输的数据的高频噪声，提高数据的电压裕度，减少无源器件如电容的成本，并简化粘接无源器件的工艺。