-
公开(公告)号：CN109755249A
公开(公告)日：2019-05-14
申请号：CN201811321330.5
申请日：2018-11-07
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11529 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11582
Abstract: 一种三维半导体存储器件包括在半导体衬底上的外围逻辑结构。水平半导体层在外围逻辑结构上并包括单元阵列区和连接区。电极结构在水平半导体层上沿第一方向延伸，并在交叉第一方向的第二方向上间隔开。彼此相邻的成对的电极结构对称地设置以限定部分地暴露水平半导体层的接触区。贯通通路结构在接触区上并将电极结构连接到外围逻辑结构。每个电极结构包括在连接区上沿第一方向延伸的多个栅绝缘区。栅绝缘区在第一方向上具有彼此不同的长度。
-
公开(公告)号：CN118695599A
公开(公告)日：2024-09-24
申请号：CN202410329505.6
申请日：2024-03-21
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器件。存储器件包括第一单元阵列堆叠、第二单元阵列堆叠和垂直接触，第一单元阵列堆叠包括第一栅极电极、第一沟道结构和分别连接到第一栅极电极并具有台阶形状的第一焊盘部分，第二单元阵列堆叠设置在第一单元阵列堆叠上并包括第二栅极电极、第二沟道结构和分别连接到第二栅极电极并具有台阶形状的第二焊盘部分，其中第二焊盘部分在第一方向上与第一焊盘部分重叠，垂直接触穿过第一焊盘部分中的任一个、在第一焊盘部分中的所述任一个下方的第一延伸部分、第二焊盘部分中的任一个和在第二焊盘部分中的所述任一个下方的第二延伸部分，以在第一方向上延伸。
-
公开(公告)号：CN115734610A
公开(公告)日：2023-03-03
申请号：CN202211045410.9
申请日：2022-08-30
Applicant: 三星电子株式会社
Abstract: 本公开提供了一种半导体器件及包括其的数据存储系统。半导体器件包括在下部结构上的上部结构。上部结构包括包含栅极层的堆叠结构、穿透堆叠结构的垂直存储器结构、电连接到垂直存储器结构并在堆叠结构下方的位线、以及电连接到垂直存储器结构并在堆叠结构上的导电图案。垂直存储器结构包括绝缘核心区、在绝缘核心区上电连接到导电图案的第一焊盘图案、在绝缘核心区的侧表面和第一焊盘图案的侧表面上的电介质结构、以及沟道层。沟道层包括接触电介质结构的第一部分以及从第一部分延伸并且在第一焊盘图案的下表面和绝缘核心区的上表面之间的第二部分。
-
公开(公告)号：CN112802856A
公开(公告)日：2021-05-14
申请号：CN202011266603.8
申请日：2020-11-13
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11573
Abstract: 一种半导体器件包括：堆叠在衬底上的栅极层、延伸穿过栅极层的沟道层、设置在沟道层上的串选择栅极层、以及延伸穿过串选择栅极层以接触沟道层的串选择沟道层。串选择沟道层包括在串选择栅极层下方且包含第一突出区域的第一部分、延伸穿过串选择栅极层的第二部分、以及在串选择栅极层上方且包含第二突出区域的第三部分。
-
公开(公告)号：CN112635483A
公开(公告)日：2021-04-09
申请号：CN202010661124.X
申请日：2020-07-10
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582
Abstract: 提供了一种三维存储器件。该三维存储器件可以包括衬底、单元堆叠、串选择线栅电极、下垂直沟道结构、上垂直沟道结构和位线。串选择线栅电极可以包括下串选择线栅电极和形成在下串选择线栅电极的上表面上的上串选择线栅电极。下串选择线栅电极可以包括N‑掺杂的多晶硅。上串选择线栅电极可以包括硅化物。
-
Patent Agency Ranking
公开(公告)号：CN112310088A
公开(公告)日：2021-02-02
申请号：CN202010721833.2
申请日：2020-07-24
Applicant: 三星电子株式会社
IPC: H01L27/11517 , H01L27/11521 , H01L27/11551 , H01L27/11556
Abstract: 公开了一种半导体器件。所述半导体器件包括：沟道结构，位于基底上并且沿垂直于基底的顶表面的第一方向延伸；多个栅电极，位于基底上并且在沟道结构的侧壁上沿第一方向彼此间隔开；以及栅极绝缘层，位于所述多个栅电极中的每个与沟道结构之间，其中，沟道结构包括：体栅极层，沿第一方向延伸；电荷存储结构，围绕体栅极层的侧壁；以及沟道层，围绕电荷存储结构的侧壁。
-
公开(公告)号：CN110021605A
公开(公告)日：2019-07-16
申请号：CN201811462966.1
申请日：2018-11-30
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11529 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582 , H01L23/538
Abstract: 一种三维半导体存储器件包括：外围逻辑结构，包括设置在半导体衬底上的多个外围逻辑电路；水平半导体层，设置在外围逻辑结构上；电极结构，包括竖直地交替堆叠在水平半导体层上的多个电极和绝缘层；以及贯通互连结构，穿透电极结构和水平半导体层，并且包括连接到外围逻辑结构的贯通插塞。绝缘层中的第一绝缘层的侧壁与贯通插塞间隔开第一距离。电极中的第一电极的侧壁与贯通插塞间隔开大于第一距离的第二距离。
-
公开(公告)号：CN119156007A
公开(公告)日：2024-12-17
申请号：CN202410176675.5
申请日：2024-02-08
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件和电子系统。该半导体器件可以包括：衬底，包括单元阵列区域和连接区域；堆叠结构，包括堆叠在衬底上的导电图案；内部支撑件，在连接区域中延伸到堆叠结构中；接触插塞，延伸到堆叠结构的一部分中并且电连接到导电图案之一，并且在平面图中至少部分地围绕内部支撑件延伸；绝缘间隔物，在接触插塞和堆叠结构之间，并且至少部分地围绕接触插塞延伸；以及外部支撑件，在连接区域中与接触插塞间隔开，并且延伸到堆叠结构中。
-
公开(公告)号：CN110349970B
公开(公告)日：2024-07-23
申请号：CN201910275755.5
申请日：2019-04-08
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体存储器件，包括：位于第一衬底上的外围电路结构；位于所述外围电路结构上的第二衬底；位于所述第二衬底上并且包括多个栅电极的堆叠结构；穿透所述堆叠结构和所述第二衬底的贯穿电介质图案；以及位于所述第二衬底的顶表面上的垂直支撑件，所述垂直支撑件从所述第二衬底的顶表面垂直延伸并穿透所述堆叠结构和所述贯穿电介质图案。
-
公开(公告)号：CN109755249B
公开(公告)日：2024-04-19
申请号：CN201811321330.5
申请日：2018-11-07
Applicant: 三星电子株式会社
Abstract: 一种三维半导体存储器件包括在半导体衬底上的外围逻辑结构。水平半导体层在外围逻辑结构上并包括单元阵列区和连接区。电极结构在水平半导体层上沿第一方向延伸，并在交叉第一方向的第二方向上间隔开。彼此相邻的成对的电极结构对称地设置以限定部分地暴露水平半导体层的接触区。贯通通路结构在接触区上并将电极结构连接到外围逻辑结构。每个电极结构包括在连接区上沿第一方向延伸的多个栅绝缘区。栅绝缘区在第一方向上具有彼此不同的长度。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.025 seconds)
