-
公开(公告)号：CN117377309A
公开(公告)日：2024-01-09
申请号：CN202310824260.X
申请日：2023-07-06
申请人： 意法半导体有限公司 , 意法半导体(克洛尔2)公司 , 意法半导体国际有限公司
IPC分类号： H10B10/00 , H01L27/12 , H01L29/423 , H01L21/77 , B82Y10/00 , B82Y40/00 , B82Y30/00 , G11C11/40
摘要： 本公开涉及具有静态随机存取存储器电路的绝缘体上硅半导体器件。在一个实施例中，半导体器件包括载体衬底，覆盖载体衬底的掩埋介电区，以及通过掩埋介电区与载体衬底分隔的半导体膜。NMOS晶体管和PMOS晶体管设置在半导体膜的表面并耦合在一起以形成静态随机存取存储器(SRAM)单元。NMOS晶体管和PMOS晶体管各自包括厚度大于3纳米的栅极介电层和半导体膜中的有源区。PMOS晶体管的有源区由硅锗合金形成。
-
公开(公告)号：CN111490697B
公开(公告)日：2023-12-29
申请号：CN202010066344.8
申请日：2020-01-20
申请人： 意法半导体国际有限公司
摘要： 本公开的实施例涉及具有动态耦合到漏极的本体的NMOS晶体管。一种电路包括逻辑电路和驱动器。该驱动器包括第一NMOS、PAD以及驱动器保护电路，第一NMOS具有耦合到逻辑电路的栅极和耦合到参考电压的源极，PAD耦合到第一NMOS的漏极。该驱动器保护电路包括第二NMOS和电阻器，第二NMOS具有通过电容器耦合到PAD的漏极、耦合到参考电压的源极以及耦合到电源电压的栅极，电阻器耦合在第二NMOS的漏极和第一NMOS的本体之间。当静电放电(ESD)事件升高相对于参考电压或电源电压的PAD处的电位时，电源电压转换为低电平，使得第二NMOS关断，导致第一NMOS的本体与参考电压隔离并且使用电容器将其本体与PAD耦合。
-
公开(公告)号：CN117133334A
公开(公告)日：2023-11-28
申请号：CN202310590100.3
申请日：2023-05-24
申请人： 意法半导体国际有限公司
IPC分类号： G11C11/413 , G11C11/416
摘要： 本公开涉及存储器内计算电路。存储器内计算电路包括存储器阵列，存储器阵列包括SRAM单元的子阵列，SRAM单元通过字线按行连接并且通过位线按列连接。行控制器电路选择性地致动子阵列上的字线以用于存储器内计算操作。用于每个子阵列的计算贴片电路包括用于每个位线的列计算电路。每列计算电路包括开关计时电路，该开关计时电路响应于由存储器内计算操作使能信号设置的持续时间内的位线上的权重数据而被致动。由开关计时电路供电的电流数模转换器操作以产生具有由用于存储器内计算操作的特征数据位控制的幅值的漏极电流。对漏极电流进行积分以产生输出电压。
-
公开(公告)号：CN116893936A
公开(公告)日：2023-10-17
申请号：CN202310337986.0
申请日：2023-03-31
申请人： 意法半导体应用有限公司 , 意法半导体国际有限公司
IPC分类号： G06F11/22
摘要： 本公开涉及处理系统、相关集成电路、设备和方法。在一个实施例中，处理系统包括测试电路，该测试电路被配置为将地址值，地址上限和地址下限设置为给定的参考位序列，验证上限比较信号是否具有相应的第三逻辑电平和/或下限比较信号是否具有相应的第三逻辑电平，响应于确定上限比较信号不具有相应的第三逻辑电平或下限比较信号不具有相应的第三逻辑电平而确立错误信号，对N位中的每一位重复特定操作。
-
公开(公告)号：CN116738284A
公开(公告)日：2023-09-12
申请号：CN202310679601.9
申请日：2019-01-25
申请人： 意法半导体公司 , 意法半导体国际有限公司
摘要： 本公开的实施例涉及通过感测瞬态事件和连续事件的智能装置的情境感知。分布式计算系统用于自主地了解智能装置的环境情境中的人工智能。原始情境数据由与智能装置相关联的传感器检测。原始情境数据由智能装置预处理，并且然后被提供至基于云的服务器以进行进一步处理。在基于云的服务器处，各种特征数据集合从经预处理的情境数据而获得。各种特征数据集合被与对应的分类参数相比较，以确定在情境中发生的连续事件的分类和/或瞬态事件的分类(如果有的话)。连续事件和瞬态事件的所确定的分类将被用于自主地配置智能装置或者另一相关智能装置，以适应情境。
-
公开(公告)号：CN110034768B
公开(公告)日：2023-09-08
申请号：CN201811475014.3
申请日：2018-12-04
申请人： 意法半导体国际有限公司
摘要： 本公开的实施例涉及具有适应性时移的延时缓冲电路。数据字响应于主时钟信号的边沿而被并行地接收，并且响应于选择信号而被选择以用于串行输出。对于串行输出的数据字的所检测的时间偏移，选择信号和主时钟信号的生成被控制，以通过移位主时钟信号的边沿的定时和调整在主时钟信号的一个周期内生成的用于选择信号的值的序列来校正时间偏移。对于后向时间偏移，值的序列中的至少一个计数值被跳过，并且主时钟信号的边沿在时间上更早出现。对于前向时间偏移，值的序列中的至少一个计数值被保持，并且主时钟信号的边沿在时间上更晚出现。
-
公开(公告)号：CN116662236A
公开(公告)日：2023-08-29
申请号：CN202310170941.9
申请日：2023-02-27
申请人： 意法半导体国际有限公司
IPC分类号： G06F13/40 , H03K17/687
摘要： 本公开涉及低电压差分信令发射器电路。低电压差分信号(LVDS)发射器包括具有第一晶体管，第二晶体管，第三晶体管，第四晶体管，第一电阻器和第二电阻器的驱动器电路。第一晶体管耦合在第一节点和第一输出之间。第二晶体管耦合在第一节点和第二输出之间。第三晶体管耦合在第一输出和第二节点之间。第四晶体管耦合在第二输出和第二节点之间。第一电阻器耦合在第一输出和共模节点之间。第二电阻器耦合在第二输出和共模节点之间。预驱动器电路响应于数据信号生成控制第一，第二，第三和第四晶体管的栅极控制信号。将受控定时延迟应用于控制信号的逻辑状态晶体管的定时。
-
-
公开(公告)号：CN110852334B
公开(公告)日：2023-08-22
申请号：CN201911124050.X
申请日：2016-06-23
申请人： 意法半导体国际有限公司 , 意法半导体有限公司
摘要： 本公开涉及用于自适应像素滤波的系统和方法。其中，各实施例提供了一种经优化的图像滤波器。经优化的图像和视频获得输入图像并且选择目标像素用于修改。然后在该选择的目标像素与搜索区域的每个参考像素之间确定差值。随后，使用加权函数来针对搜索区域的这些参考像素中的每个参考像素基于它们各自的差值确定多个权重值。该选择的目标像素然后由经优化的图像滤波器使用这些确定的权重值修改。然后在施加块中选择新目标像素用于修改。使用被重新分配给新参考像素集的这些之前确定的权重值来修改该新目标像素。基于该新参考像素集中的每个像素相对于该新目标像素的位置将这些之前确定的权重值重新分配给该新参考像素集。
-
公开(公告)号：CN116455364A
公开(公告)日：2023-07-18
申请号：CN202310040942.1
申请日：2023-01-13
申请人： 意法半导体国际有限公司
发明人： A·库马力
IPC分类号： H03K5/01
摘要： 本公开的实施例涉及具有减轻的毛刺的时间交织电路。提供一种时间交织电路以减轻毛刺。第一加载级输出表示第一序列化数据的第一数据。第二加载级生成第二序列化数据。第二加载级接收有第一加载级输出的第一数据。响应于具有第一状态的第一数据，时间交织电路反转第二序列化数据以生成表示第二序列化数据的第二数据。响应于具有第二状态的第一数据，时间交织电路在不反转第二序列化数据的情况下输出第二数据。互斥析取逻辑接收第二数据并对第一数据和第二数据进行运算以产生输出数据。
-
-
-
-
-
-
-
-
-
搜索结果
614 条记录 (耗时 0.057 秒)
