-
公开(公告)号：CN108416432A
公开(公告)日：2018-08-17
申请号：CN201810057013.0
申请日：2018-01-19
Applicant: 北京大学
IPC: G06N3/063
Abstract: 本发明提供了一种电路，用于实现尖峰频率相关可塑性的突触功能，所述电路包括：噪声信号接收端，用于接收第一噪声信号；输入信号接收端，用于接收输入信号；积分电路，用于对所述输入信号进行积分处理；突触单元，包括第一晶体管和一个电阻型器件；控制信号输入端，与所述突触单元连接，其中，所述控制信号输入端在所述第一噪声信号处于低电平的情况下，接收第一控制信号，所述第一控制信号用于控制所述输入信号进入积分电路；在所述输入信号的积分电压超过电压阈值的情况下，接收第二控制信号，所述第二控制信号用于调高所述突触单元的权重值；在所述第一噪声信号处于高电平的情况下，接收第三控制信号，所述第三控制信号用于调低所述突触单元的权重值。
-
公开(公告)号：CN106971372A
公开(公告)日：2017-07-21
申请号：CN201710104061.6
申请日：2017-02-24
Applicant: 北京大学
Abstract: 本发明实施例提供了一种实现图像卷积的编码型闪存系统，所述系统包括编码型闪存阵列，所述编码型闪存阵列包括：n2个第一编码型闪存单元、n2个第二编码型闪存单元、第一字线、第二字线、n2条位线、第一导线、第二导线以及运算放大器。其中，每个所述编码型闪存单元包括源端、栅端和漏端，用于存储卷积核数据。字线与编码型闪存单元的栅端相连，用于施加驱动电压。位线连接相应的一对第一编码型闪存单元和第二编码型闪存单元的漏端，用于传输像素矩阵中的相应一个元素。导线与编码型闪存单元的源端相连。运算放大器包括正输入端、负输入端和输出端，所述正输入端与所述第一导线相连，所述负输入端与所述第二导线相连，所述输出端用于输出卷积处理结果。
-
公开(公告)号：CN106530210A
公开(公告)日：2017-03-22
申请号：CN201610930552.1
申请日：2016-10-31
Applicant: 北京大学
IPC: G06T1/60
Abstract: 本发明公开了一种基于阻变存储器件阵列实现并行卷积计算的设备和方法，设备包括：阻变存储器件阵列、训练模块、输入模块、位线控制单元、字线控制单元、输出模块以及控制器。所述操作方法包括：计算卷积时，先将卷积核对应输入位置写入每个阻变单元，阻变单元的电导值代表卷积核的数值大小；位线上所加电平大小代表输入矩阵；每个输出模块代表一个卷积结果；不同的输出模块的输出信号即代表不同输入区域或不同卷积核的结果，以此方式实现卷积的并行计算。
-
公开(公告)号：CN106158017A
公开(公告)日：2016-11-23
申请号：CN201610443316.7
申请日：2016-06-20
Applicant: 北京大学
CPC classification number: G11C13/004 , G11C13/0069 , H03K19/20
Abstract: 本发明提出了一种阻变运算存储设备及其操作方法。所述阻变运算存储设备包括：第一方向延伸的多条字线；沿与第一方向交叉的第二方向延伸的多条位线；分别设置于各位线和各字线的交叉点处且与相应位线和相应字线连接的多个阻变运算存储子单元，每一个阻变运算存储子单元在高阻态和低阻态之间可切换并因此存储相应的数据；连接到每一条位线的位线基准单元，连接到每一条字线的一端和字线基准单元相连，以及控制器，将进行运算的触发电压信号与输入模块相连，通过电阻值高低不同的电阻态来表示输入变量，并且控制同一行或同一列的所述阻变运算存储子单元协同进行逻辑或算术运算，并且控制输出模块用于读取存储阵列的高低不同的电阻值来表示输出变量。
-
公开(公告)号：CN103490769B
公开(公告)日：2016-05-11
申请号：CN201310479380.7
申请日：2013-10-14
Applicant: 北京大学
IPC: H03K19/177 , H01L21/8247
Abstract: 本发明提供信息存储技术领域中的一种基于RRAM在FPGA中应用的1T1R阵列及其制作方法。本发明包括逻辑电路，用于实现设定的逻辑功能；信号输入电路，和所述逻辑电路连接，为所述逻辑电路提供信号；信号输出电路，用于输出所述逻辑电路的信号；所述逻辑电路之间并联。本发明能够根据需要对逻辑电路进行设定，并通过逻辑电路和信号输出电路的连接关系实现复杂的逻辑功能。
-
Patent Agency Ranking
公开(公告)号：CN104867983A
公开(公告)日：2015-08-26
申请号：CN201510172561.4
申请日：2015-04-13
Applicant: 北京大学
IPC: H01L29/786 , H01L29/06 , H01L29/423 , H01L21/28 , H01L21/336
CPC classification number: H01L29/78675 , H01L29/0607 , H01L29/0684 , H01L29/42356 , H01L29/66757
Abstract: 本发明公开了一种LDD/Offset结构薄膜晶体管及其制备方法，属于半导体集成电路和平板显示及其相关制造技术领域。本发明核心是通过光刻胶和栅电极的斜坡结构以及一次额外的栅刻蚀，在晶体管沟道内形成自对准的LDD/Offset区域，而LDD/Offset的长度可以由刻蚀速度和刻蚀时间精确控制，从而达到降低TFT关态电流的目的。该技术工艺过程简单，不增加任何光刻版；整个TFT的制造过程与传统的工艺相比仅需增加一次重复的栅刻蚀，工艺方法和传统CMOS工艺相兼容，具有较高的实用价值，适用于薄膜晶体管的大规模生产，有望在未来的TFT集成电路中得到应用。
-
公开(公告)号：CN104681622A
公开(公告)日：2015-06-03
申请号：CN201310613115.3
申请日：2013-11-27
Applicant: 北京大学
IPC: H01L29/786 , H01L21/34
CPC classification number: H01L29/786 , H01L29/1033 , H01L29/66742 , H01L29/78693
Abstract: 本发明公开了一种非晶氧化锌基薄膜晶体管及其制备方法。本发明的非晶氧化锌基薄膜晶体管包括：衬底、栅电极、栅介质层、沟道层、源电极和漏电极；其中，沟道层的材料采用掺铝锡的氧化锌半导体材料，氧化铝含量为3%～9%（质量），氧化锡含量为3%～50%（质量）。本发明制备的ATZO半导体薄膜晶粒尺寸在10nm左右，且分布均匀，属于纳米晶体氧化物半导体。这种工艺方法具有步骤简单，制造成本低廉，均匀性好，用于低温工艺，对提高薄膜晶体管器件的性能具有积极效果，改善了器件包括迁移率、开关比、阈值电压、亚阈摆幅率等方面的性能，适用于透明显示和柔性显示技术等优点。
-
公开(公告)号：CN104167492A
公开(公告)日：2014-11-26
申请号：CN201410292918.8
申请日：2014-06-25
Applicant: 上海北京大学微电子研究院
CPC classification number: Y02E10/549 , H01G9/2031 , H01G9/042
Abstract: 本发明提供一种大面积钙钛矿电池，是在导电玻璃基底上，从基底开始向外依次布置的金属网格、电子传输层、钙钛矿膜层、空穴传输层和背电极接触层，所述金属网格由第一层的铝和第二层的钛组成，所述第一层的厚度为150-250nm，第二层的厚度为80-150nm；所述电子传输层的材料为TiO2+BaTiO3两层组合。本发明提出的金属网格结构可以有效的增强电子在光阳极的转移及减少金属电极与金属氧化物界面间电子的复合，电子传输组合层可以有效增加电子传输层与钙钛矿材料的接触面积及提高光生电子的注入效率，减少钙钛矿类电池增加有源区面积而引起的效率退化。同时使用的Al，Ti，Pd等材料成本低廉，有利于大面积制造。
-
公开(公告)号：CN104112671A
公开(公告)日：2014-10-22
申请号：CN201410345212.3
申请日：2014-07-18
Applicant: 北京大学
IPC: H01L21/34 , H01L21/203
CPC classification number: H01L29/66742 , H01L29/7869
Abstract: 本发明提供了一种薄膜晶体管的制备方法，属于半导体行业、平板显示领域。该方法利用溅射工艺生长一层掺镍的氧化锌半导体材料层作为薄膜晶体管的导电沟道层，通过调节掺镍的氧化锌靶材的组分，控制溅射氧气分压，可以改善薄膜晶体管的开关比、亚阈摆幅、阈值电压以及迁移率等特性。本发明具有制作成本低，低温工艺，可适用于透明显示和柔性显示技术等优点。
-
公开(公告)号：CN102403044B
公开(公告)日：2014-10-15
申请号：CN201010275600.0
申请日：2010-09-08
Applicant: 北京大学
IPC: G11C29/56
CPC classification number: G11C29/00 , G11C7/04 , G11C13/00 , G11C13/0007 , G11C13/0035 , G11C13/0069 , G11C29/06 , G11C29/50016 , G11C2013/0073
Abstract: 本申请公开了一种测试RRAM器件的数据保持特性的方法，包括以下步骤：a)控制样品台的温度，将RRAM器件保持为预定的温度；b)将RRAM器件设置为高阻态或低阻态；c)向RRAM器件施加预定的测试电压，使其发生电阻态失效，以测量数据保持时间；d)重复步骤a)-c)，进行多次测量；e)利用多次测量的数据保持时间，计算出RRAM器件的电阻态失效概率F(t)；以及f)对电阻态失效概率F(t)进行拟合，并利用拟合得到的参数进一步计算出预期数据保持时间tE。优选地，利用电压加速和温度加速相结合预测RRAM器件的数据保持时间。该测试方法可以准确且快速地评估RRAM器件的数据保持特性。
-
-
-
-
-
-
-
-
-
Search Results
286
records
(took 0.037 seconds)
