一种三端口碳化硅基功率器件界面态测试方法

    公开(公告)号:CN108318796B

    公开(公告)日:2020-04-10

    申请号:CN201711326839.4

    申请日:2017-12-12

    Abstract: 一种三端口碳化硅基功率器件界面态测试方法,这种方法可以简单快速的提取三端口碳化硅基功率器件结型场效应区与栅氧层界面处的平均界面态密度,通过在三端口碳化硅基功率器件的栅极外接频率和幅值固定而基压V0变化的脉冲电压或频率和基压V0固定而幅值Vp变化的脉冲电压、源极外接反偏电压的负极、漏极外接反偏电压的正极、漏极外接电流表探测电流且电流表串接于漏极、电压源、源极组成的回路中,可以得到一条电流电压曲线,由电流电压曲线的峰值电流通过公式计算即可得到界面态沿结型场效应区上方的平均分布,同时,通过对比应力前后的测试曲线可判断器件结型场效应区与沟道区上方的栅氧层界面在应力作用下的退化情况。

    一种加速软件trace信息提取的采样方法

    公开(公告)号:CN110781062A

    公开(公告)日:2020-02-11

    申请号:CN201910922145.X

    申请日:2019-09-27

    Abstract: 本发明提出一种加速软件trace信息提取的采样方法,涉及计算机体系结构与建模技术领域。本发明提出的采样方法,实现对软件trace信息进行两级采样,包括:第一级为区间采样,包括程序特征向量的采集和归一化处理、在线阶段分类、以及采用指数变化步长的采样方法;第二级为区间内采样,包括采样区间内trace信息的采集和存储。该采样方法面向处理器解析模型所需的trace信息提取,通过采集trace信息中具有代表性片段的软件特征信息,提升trace信息的分析统计速度,减少利用二进制分析工具提取trace信息的耗时,有效提高采用解析模型进行处理器性能分析的效率。通过合理配置两级采样的各类参数,可以保证较高的性能评估准确度,并可降低10倍左右的trace信息分析统计时间开销。

    一种基于纹理分析的活体人脸检测系统及方法

    公开(公告)号:CN109919063A

    公开(公告)日:2019-06-21

    申请号:CN201910145364.1

    申请日:2019-02-27

    Abstract: 本发明公开一种基于纹理分析的活体人脸检测系统,原始图像ROM模块预存原始图像,产生从0开始依次累加的地址数据,生成原始图像的像素流;颜色空间转换模块将RGB图像分别转换成Y、Cb、Cr和H、S、V六种像素流;LBP值计算模块每接收一个像素数据后计算对应的LBP值并输出该LBP值;直方图统计模块依次接收LBP值,进行直方图统计并生成相应的LBP直方图,该直方图为人脸图片的特征向量;SVM模块计算特征向量与外部输入的所有训练图片的支持向量的距离,根据计算结果标记出真假人脸的识别标签。此种系统的硬件实现采用FPGA作为主要的运算器件,以实现在大数目的人脸训练图片条件下提高活体人脸检测速度。本发明还公开一种基于纹理分析的活体人脸检测方法。

    一种基于梯度下降的自适应步长估计方法

    公开(公告)号:CN109459028A

    公开(公告)日:2019-03-12

    申请号:CN201811396643.7

    申请日:2018-11-22

    Inventor: 刘昊 蔡磊磊 邹涛

    Abstract: 本发明公开一种基于梯度下降的自适应步长估计方法,包括如下步骤:步骤1,通过加速度计采集的数据进行步态检测,计算步数;步骤2,根据互补滤波算法,利用加速度计数据和磁力计数据修正陀螺仪数据,然后求解四元素微分方程,进行姿态解算,解算出航向角;步骤3,建立自适应步长估计模型,采集大量样本对模型进行训练,使用梯度下降算法迭代计算出步长估计模型的参数;步骤4,采用航迹推测算法推测出行人的位置。此种方法可解决不同行人状态下使用固定步长估计模型和EKF解算姿态时运算量比较大的问题。

    一种基于FPGA的稠密连接神经网络的实现方法

    公开(公告)号:CN109086879A

    公开(公告)日:2018-12-25

    申请号:CN201810729915.4

    申请日:2018-07-05

    Abstract: 本发明公开一种基于FPGA的稠密连接神经网络的实现方法,步骤是:将整个卷积神经网络划分为多个稠密连接块;利用FPGA上的资源设计卷积运算单元,进而设计FPGA端卷积运算模块;设计神经网络整体的数据收发逻辑,包括七个部分:Input Feature Map、Send Buffer、卷积运算模块、Receive Buffer、Output Feature Map、Dense Block Buffer、Max Buffer;根据稠密连接神经网络各层输入输出数据量的大小,设计Input Feature Map、Output Feature Map、Dense Block Buffer所需的存储区域大小,根据Block大小和卷积运算单元的并行度设计Send Buffer、Receive Buffer所需存储区域的大小;根据稠密连接神经网络各层的特点设计其数据收发逻辑。此种方法可在保证算法准确度的前提下降低网络各层宽度,减少参数数量,提高数据传输效率,提升神经网络的运行速度。

    面向深度神经网络加速器应用的近似计算系统

    公开(公告)号:CN108921292A

    公开(公告)日:2018-11-30

    申请号:CN201810409591.6

    申请日:2018-05-02

    Abstract: 本发明公开一种面向深度神经网络加速器应用的近似计算系统,包括:片上分布式静态随机存取存储器:存放压缩后的权重;控制单元和霍夫曼解码器:对配置单元中的编码进行解码操作,控制单元将数据分配到处理单元阵列。首“1”探测电路:探测输入数据的首“1”位置;处理单元阵列:实现权重和输入数据的乘加操作。此种技术方案可解决加速器中运算速度慢、运算量复杂、无法实现高性能高运算速率的问题,达到了深度神经网络加速器的高性能、高能效以及高运算速率的设计优点。

    一种基于优化的UKF算法的双通道组合定姿算法的实现方法

    公开(公告)号:CN108519090A

    公开(公告)日:2018-09-11

    申请号:CN201810256124.4

    申请日:2018-03-27

    Inventor: 刘昊 黄成

    Abstract: 本发明提供了一种基于优化的UKF算法的双通道组合定姿算法的实现方法,包括步骤:步骤1:用加速度计与磁力计分别与陀螺仪组成滤波系统;通过MEMS九轴传感器采集九轴数据,并传输至主机端;步骤2:主机端通过UKF算法分别对陀螺仪/加速度计通道及陀螺仪/磁力计通道进行姿态解算,分别得到定姿系统的横滚角和俯仰角以及航向角;步骤3:将步骤2得到的定姿系统的横滚角和俯仰角以及航向角进行数据融合得到最终姿态。本发明针对常规的姿态解算系统,成功解决了速度、精度、稳定性之间的制约关系,在尽可能减少计算量的同时,提高了精度和系统稳定性。本发明提出的算法,使用全数字实现,且与平台无关,方式较为简单实用。

Patent Agency Ranking