-
公开(公告)号：CN111613262A
公开(公告)日：2020-09-01
申请号：CN202010324686.5
申请日：2020-04-22
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海华力微电子有限公司
IPC: G11C11/412 , G11C11/417
Abstract: 本申请实施例提供了一种新型静态存储单元，该新型静态存储单元是通过第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管，第七晶体管和第八晶体管，这八个晶体管的电性连接得到的具有特定功能的新型静态存储单元。相较于原有的存储单元，通过增加的第一晶体管、第二晶体管和其他6个晶体管的结合得到的新型静态存储单元采用FDSOI工艺，在不增加面积的情况下可以抑制附体效应，而且具有低功耗和高性能的优势；此外，该新型静态存储单元不仅可以在抗单粒子效应能力上得到提高，还可以在存储数据的稳定性上得到增加。
-
公开(公告)号：CN111091855A
公开(公告)日：2020-05-01
申请号：CN201811243175.X
申请日：2018-10-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/412
Abstract: 本发明提供一种基于静态随机储存单元阵列的单粒子翻转检测电路及方法，包括：提供一SRAM版图；对所述SRAM版图进行后道布线，将所述SRAM版图中存储单元的器件连接成单粒子翻转检测电路；基于所述单粒子翻转检测电路的输出信号监测单粒子效应敏感区域；其中，所述单粒子翻转检测电路包括由至少两个SRAM存储单元中的器件连接形成的环形振荡器。本发明完全保持SRAM版图布局，只需修改后道器件的连接关系；电路为自激振荡模式，无需增加复杂的检测电路，不需使用复杂的测试系统。也不需要额外开发测试程序；可以把输出直接连接到示波器，测试的过程中可以实时监控单粒子效应敏感区域，从而方便快捷的实现SRAM SEU检测。
-
公开(公告)号：CN105742366B
公开(公告)日：2019-09-13
申请号：CN201610237320.8
申请日：2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种N型动态阈值晶体管、制备方法及提高工作电压的方法，包括衬底结构，NMOS器件及PN结器件；PN结器件的P区与NMOS器件的体区连接，PN结器件的N区与NMOS器件的栅连接。在P型本征区中进行N型重掺杂分别形成NMOS器件的源、漏区和体区，同时形成PN结器件；在沟道区上方依次形成栅氧化层、多晶硅层，对多晶硅层进行N型重掺杂形成栅；通过通孔和金属将NMOS器件的栅和PN结器件的N区相连。本发明通过在栅体连接通路上形成一个反偏PN结，来提升体区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了N型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
公开(公告)号：CN104750922B
公开(公告)日：2019-01-11
申请号：CN201510136732.8
申请日：2015-03-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种SOI四端口网络及其系统，包括：第一端口、第二端口、第三端口以及第四端口，所述SOI器件进行射频建模时，栅极与所述第一端口连接，漏极与所述第二端口连接，源极与所述第三端口连接，体极与所述第四端口连接。通过SOI四端口网络，可以采用共源、共栅以及共漏电路中任意一种结构进行建模，各个端口根据需要进行电压设置。传统的两端口网络体电极只能接地，本发明的四端口网络体电极可以通过设置，获得不同体电压下的射频特性及噪声特性，使建模过程更加灵活。
-
公开(公告)号：CN108875105A
公开(公告)日：2018-11-23
申请号：CN201710338860.X
申请日：2017-05-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种SOI晶体管四端口网络射频模型参数提取方法，包括以下步骤：1）依据YGG提取栅电阻Rg及栅电容Cgg；2）依据YGS提取栅源电容Cgs，并依据YGD提取栅漏电容Cgd；3）依据YGS、Rg、Cgs及Cgd提取源电阻Rs，并依据YGD、Rg、Cgs及Cgd提取漏电阻Rd；4）依据YBS提取源体二极管结电容Csb，并依据YBD提取漏体二极管结电容Cdb；5）依据YBB提取体电阻Rb；6）依据漏区埋氧层与衬底的Y参数提取衬底电阻；7）依据漏区埋氧层与衬底的Y参数及ZBB提取衬底电容；8）依据ZCdbox提取漏区埋氧层电容；9）依据源区埋氧层与衬底的Y参数及YSS提取源区埋氧层电容。本发明通可以利用Y参数或Z参数直接对所述SOI晶体管四端口网络射频模型参数进行提取。
-
Patent Agency Ranking
公开(公告)号：CN108388721A
公开(公告)日：2018-08-10
申请号：CN201810130075.X
申请日：2018-02-08
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种SOI NMOS总剂量辐射多偏置点电流模型建模方法，包括：通过测试获取SOI NMOS侧壁晶体管在不同漏端偏置下的转移特性数据及在不同剂量辐照及不同漏端偏置下的转移特性数据；筛选数据、提取参数；在侧壁晶体管电流模型中引入漏致势垒降低效应的阈值电压模型、辐射效应的阈值电压偏移模型、侧壁晶体管总剂量辐射效应的等效栅压模型，修正总计量辐射效应的等效零偏阈值电压；形成SOI NMOS总剂量辐射电流模型。本发明适用于不同的漏端偏置电压下的总剂量辐射仿真；可以更准确地拟合出SOI NMOS受总剂量辐射效应影响时在不同漏端偏置下的转移特性曲线，更适用于集成电路的总剂量辐射效应仿真。
-
公开(公告)号：CN107516659A
公开(公告)日：2017-12-26
申请号：CN201610435817.0
申请日：2016-06-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11 , H01L21/8244
CPC classification number: H01L27/11 , H01L21/8239 , H01L27/1104 , H01L2027/11857 , H01L2924/1437
Abstract: 本发明提供一种基于SOI的双端口SRAM单元及其制作方法，所述单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三、第四、第五及第六NMOS晶体管组成。本发明中，组成第一、第二反相器的四个晶体管的栅区两端均呈“L”型弯折，体接触区与体区接触，并包围源区的纵向两端及底部。本发明可以在牺牲较小单元面积的情况下，全面抑制总剂量效应导致的Box漏电、上下边角漏电及侧壁漏电，并且可以保证晶体管源区的有效宽度，不会损失晶体管的驱动能力。并且本发明在有效抑制总剂量效应的同时，还可以抑制晶体管的浮体效应。本发明的制作方法具有制造工艺简单、与常规CMOS工艺相兼容等优点。
-
公开(公告)号：CN106952917A
公开(公告)日：2017-07-14
申请号：CN201610008928.3
申请日：2016-01-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11 , H01L21/8244
CPC classification number: H01L27/11 , H01L27/1104
Abstract: 本发明提供一种SOI六晶体管SRAM单元及其制作方法，所述单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三NMOS晶体管及第四NMOS晶体管组成。本发明的SOI六晶体管SRAM单元中，组成第一反相器及第二反相器的四个晶体管的源极均嵌有隧穿二极管结构，可以在不增加器件面积的情况下有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移，提高单元的抗噪声能力。并且本发明的制作方法还具有制造工艺简单、与现有逻辑工艺完全兼容等优点，单元内部采用中心对称结构以及单元之间的共享结构，使其方便形成存储阵列，有利于缩短设计SRAM芯片的周期。
-
公开(公告)号：CN106952912A
公开(公告)日：2017-07-14
申请号：CN201610008087.6
申请日：2016-01-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11 , H01L21/8244
CPC classification number: H01L27/1104
Abstract: 本发明提供一种SOI八晶体管SRAM单元及其制作方法，所述单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三、第四、第五及第六NMOS晶体管组成。本发明的SOI八晶体管SRAM单元中，组成第一反相器及第二反相器的四个晶体管的源极均嵌有隧穿二极管结构，可以在不增加器件面积的情况下有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移，提高单元的抗噪声能力。并且本发明的制作方法还具有制造工艺简单、与现有逻辑工艺完全兼容等优点，单元内部采用中心对称结构以及单元之间的共享结构，使其方便形成存储阵列，有利于缩短设计SRAM芯片的周期。
-
公开(公告)号：CN104409503B
公开(公告)日：2017-05-17
申请号：CN201410674653.8
申请日：2014-11-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L29/423
Abstract: 本发明提出了一种多叉指栅极结构MOSFET的版图设计，包括半导体衬底、第一多叉指栅极结构、第二多叉指栅极结构、体接触区、源区及漏区，体接触区为第一多叉指栅极结构及第二多叉指栅极结构共用。通过采用体接触区公用的方法，可以提高体接触区利用率，降低寄生电容。相比较普通的体接触器件，其有源区的利用率高，在相同总的栅宽条件下，体接触区域面积减小了一半，可以集成度提高。因为中间体区为两侧有源区公用，金属连线所占面积降低，可以降低寄生电容。在不增加布线难度的情况下实现两侧栅极的并联，减小了栅极电阻。在不增加布线难度的情况下实现两侧漏极的并联，减小了漏极电阻。器件版图结构该设计方法在射频电路领域具有一定的应用价值。
-
-
-
-
-
-
-
-
-
Search Results
238
records
(took 0.054 seconds)
