-
公开(公告)号：CN114415087A
公开(公告)日：2022-04-29
申请号：CN202210318799.3
申请日：2022-03-29
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网重庆市电力公司电力科学研究院
Abstract: 本发明实施例提供一种磁传感器、电路和电能表，该磁传感器包括：信号采集模块及信号处理模块；所述信号采集模块包括第一惠斯通电桥和第二惠斯通电桥，用于采集磁场信号并输出电压信号；所述第一惠斯通电桥同心放置于所述第二惠斯通电桥内；所述信号处理模块用于根据电压信号确定磁场是否存在。该磁传感器能够检测多方位的磁场信号，极大的提升了检测能力。
-
公开(公告)号：CN114335156A
公开(公告)日：2022-04-12
申请号：CN202210257137.X
申请日：2022-03-16
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L29/06 , H01L29/423 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本发明实施例提供一种横向双扩散金属氧化物半导体场效应管及其制作方法，属于芯片技术领域。所述横向双扩散金属氧化物半导体场效应管包括半导体衬底、源极区、漏极区、栅极区、浅槽隔离区、P型体区以及位于所述半导体衬底上的N型阱区、P型阱区和N型漂移区，所述栅极区为高介电常数电介质金属栅极，所述浅槽隔离区为低介电常数电介质浅槽隔离。本发明实施例提供的横向双扩散金属氧化物半导体场效应管LDMOSFET，其栅极区为高介电常数电介质金属栅极，所述浅槽隔离区为低介电常数电介质浅槽隔离，具有High‑KMetalGate工艺，特别是能与28nm以下的CMOS工艺兼容。
-
公开(公告)号：CN114268310A
公开(公告)日：2022-04-01
申请号：CN202111331236.X
申请日：2021-11-11
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 芯创智(北京)微电子有限公司
IPC: H03K19/0185
Abstract: 本发明提供一种电平移位器和数字隔离器，该电平移位器还包括偏置电流瞬态增强单元和边沿快速响应单元；所述输入信号端连接电平移位主体单元、偏置电流瞬态增强单元和边沿快速响应单元；所述偏置电流瞬态增强单元的输出端与边沿快速响应单元的输入端连接，所述边沿快速响应单元的输出端与所述电平移位主体单元的输入端连接，所述电平移位主体单元的输出端作为所述输出信号端；所述偏置电流瞬态增强单元用于在输入信号跳变过程中为边沿快速响应单元提供瞬态增强后的偏置电流，所述边沿快速响应单元用于在所述偏置电流的作用下快速响应，以加快电平移位主体单元输出电平的转换速度。解决了传统电平移位器在输入信号电平突变时响应较慢的问题。
-
公开(公告)号：CN113889537B
公开(公告)日：2022-03-04
申请号：CN202111482363.X
申请日：2021-12-07
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 西安电子科技大学
IPC: H01L29/78 , H01L21/336 , H01L21/762
Abstract: 本发明涉及半导体技术领域，提供一种半导体器件及其制作方法。所述半导体器件包括栅电极、源电极和漏电极，还包括：浅槽隔离结构，所述浅槽隔离结构包括第一隔离部和第二隔离部，所述第二隔离部与所述第一隔离部契合；所述第二隔离部用于阻碍所述半导体器件内寄生沟道的形成。本发明在浅槽隔离区域设置相契合的第一隔离部和第二隔离部，通过第二隔离部将寄生沟道延伸至浅槽隔离区域内，减缓或阻断寄生沟道内电荷的流动，减少因浅槽隔离区域陷阱电荷影响而导致的泄漏电流。
-
公开(公告)号：CN114050181A
公开(公告)日：2022-02-15
申请号：CN202210014429.0
申请日：2022-01-07
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明实施例提供一种NLDMOS器件及制备方法、芯片，所述NLDMOS器件包括：衬底，所述衬底上方设有第一高压N阱区和第二高压N阱区，所述第一高压N阱区和第二高压N阱区之间留有衬底间隙；所述第一高压N阱区和第二高压N阱区上设有P型降低电场区，所述P型降低电场区经过所述衬底间隙；所述第一高压N阱区上还设有P型体区，所述第二高压N阱区上设有N型漂移区；所述P型体区、衬底间隙以及N型漂移区形成PIN结。所述NLDMOS器件的结构设计有效的提高了击穿电压。
-
Patent Agency Ranking
公开(公告)号：CN113990865A
公开(公告)日：2022-01-28
申请号：CN202111619505.2
申请日：2021-12-28
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 西安电子科技大学
IPC: H01L27/02
Abstract: 本发明实施例提供一种硅控整流器、芯片及电路，该硅控整流器包括：衬底，所述衬底上方设有深阱层，所述深阱层上方设有N阱区和P阱区；所述N阱区和P阱区上方依次设有第一N+区、第一P+区、第二N+区及第二P+区；所述第一N+区和第二P+区相连，所述第一P+区与所述硅控整流器的阳极相连，所述第二N+区与所述硅控整流器的阴极相连；所述第二P+区最外侧设有场氧结构，所述场氧结构位于所述深阱层的上方。该硅控整流器缩短了通路的距离，提高了防护等级。
-
公开(公告)号：CN113903857A
公开(公告)日：2022-01-07
申请号：CN202111475179.2
申请日：2021-12-06
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明实施例提供一种电容器、芯片及电容器的制备方法，该电容器包括：第一电极、层叠电介质及第二电极，所述层叠电介质位于所述第一电极和所述第二电极之间；所述层叠电介质包括两层以上电介质膜，相邻两层电介质膜的折射率不同，相邻两层电介质膜相接触的表面是非平坦的并且彼此配合。该电容器提高了各个电介质膜的表面平整度、降低了缺陷数量，而且提高了不同折射率电介质膜的耦合性，提升了层叠电介质的击穿电压和经时击穿性能，从而大幅度提高了电容器的电性能。
-
公开(公告)号：CN113889537A
公开(公告)日：2022-01-04
申请号：CN202111482363.X
申请日：2021-12-07
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 西安电子科技大学
IPC: H01L29/78 , H01L21/336 , H01L21/762
Abstract: 本发明涉及半导体技术领域，提供一种半导体器件及其制作方法。所述半导体器件包括栅电极、源电极和漏电极，还包括：浅槽隔离结构，所述浅槽隔离结构包括第一隔离部和第二隔离部，所述第二隔离部与所述第一隔离部契合；所述第二隔离部用于阻碍所述半导体器件内寄生沟道的形成。本发明在浅槽隔离区域设置相契合的第一隔离部和第二隔离部，通过第二隔离部将寄生沟道延伸至浅槽隔离区域内，减缓或阻断寄生沟道内电荷的流动，减少因浅槽隔离区域陷阱电荷影响而导致的泄漏电流。
-
公开(公告)号：CN112834890B
公开(公告)日：2021-11-30
申请号：CN202011598468.7
申请日：2020-12-29
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网思极紫光(青岛)微电子科技有限公司 , 国网信息通信产业集团有限公司 , 北京大学
IPC: G01R31/26
Abstract: 本发明提供一种检测PMOS器件NBTI退化的电路，包括：第一D触发器、第二D触发器以及包含多个被测PMOS器件的反相器链，反相器链中的每个反相器包括至少一个被测PMOS器件；反相器链的输出端与第一D触发器的时钟输入端相连接；除反相器链的输出端以外的任一反相器的输出端与第二D触发器的时钟输入端相连接；第一D触发器的Q信号输出端和第二D触发器的Q信号输出端通过至少一个异或门与反相器链的输入端相连接。本发明提供的电路是将占空比的测量转化为环形振荡器振荡周期的测量电路，通过得到的环形振荡周期可以直接计算得到反相器链的占空比的方法，从而能直观评估PMOS器件的NBTI退化效应，检测的时效性高且方便快捷。
-
公开(公告)号：CN112834890A
公开(公告)日：2021-05-25
申请号：CN202011598468.7
申请日：2020-12-29
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网思极紫光(青岛)微电子科技有限公司 , 国网信息通信产业集团有限公司 , 北京大学
IPC: G01R31/26
Abstract: 本发明提供一种检测PMOS器件NBTI退化的电路，包括：第一D触发器、第二D触发器以及包含多个被测PMOS器件的反相器链，反相器链中的每个反相器包括至少一个被测PMOS器件；反相器链的输出端与第一D触发器的时钟输入端相连接；除反相器链的输出端以外的任一反相器的输出端与第二D触发器的时钟输入端相连接；第一D触发器的Q信号输出端和第二D触发器的Q信号输出端通过至少一个异或门与反相器链的输入端相连接。本发明提供的电路是将占空比的测量转化为环形振荡器振荡周期的测量电路，通过得到的环形振荡周期可以直接计算得到反相器链的占空比的方法，从而能直观评估PMOS器件的NBTI退化效应，检测的时效性高且方便快捷。
-
-
-
-
-
-
-
-
-
Search Results
256
records
(took 0.039 seconds)
