-
-
公开(公告)号：CN101924938B
公开(公告)日：2012-09-05
申请号：CN201010250034.8
申请日：2010-08-11
Applicant: 上海交通大学
Abstract: 一种视频解码技术领域的视频解码宏块预测与边界滤波中相邻块信息的处理方法，使用10个寄存器保存相邻块消息，对左上角的4×4分割块进行下标映射处理，并经偏移计算得到左块、上块、右块和左上块的寄存器编号，采用现有技术处理完后，进行更新下标映射处理，直至完成对整个宏块的处理后，对寄存器进行宏块更新处理，得到新的行缓存内容和相邻寄存器信息，从而进行下一个宏块的处理。本发明适用于H.264和AVS解码中的宏块预测与边界滤波强度计算，能有效的减少相邻块寄存器的存储空间，并复用和简化硬件设计，提高视频解码效率。
-
公开(公告)号：CN102508689A
公开(公告)日：2012-06-20
申请号：CN201110350695.2
申请日：2011-11-08
Applicant: 上海交通大学
IPC: G06F9/45
Abstract: 本发明涉及一种高级语言程序数据流图提取中依赖关系保持数据处理系统，包括：代码文本扫描模块，用于解析输入的高级语言代码并转换为编译系统中易于处理的中间表示；依赖关系分析模块，用于分析代码中的各条语句中变量之间的数据流和依赖关系；状态存储模块，用于记录依赖关系分析模块中的各个语句的依赖关系信息；重命名模块，用于获取并分析状态存储模块中的信息，对其中具有依赖关系的语句进行变量重命名以隐藏依赖关系；依赖关系恢复模块，用于将重命名模块处理过的变量信息进行恢复还原出代码中原有的依赖关系。与现有技术相比，本发明具有能够有效保持高级语言代码数据流图提取中依赖关系，减少了冗余操作等优点。
-
公开(公告)号：CN102340668A
公开(公告)日：2012-02-01
申请号：CN201110294977.5
申请日：2011-09-30
Applicant: 上海交通大学
Abstract: 本发明涉及一种基于可重构技术的MPEG2亮度插值的实现方法，包括以下步骤：首先，进行算法分析，根据MPEG2亮度插值的定义设计出DFG，得到算法的数据传输需求；其次，根据算法分析的结果和可重构阵列的架构，对数据流图进行分割和映射，设计出最优的数据传输的方案；然后，根据上面两步的结果，利用配置工具，生成可重构阵列的配置字；最后，通过ARM处理器将配置信息载入到可重构阵列的配置信息存储器中，以此将可重构阵列配置成为一个专用于执行MPEG2亮度插值的加速模块。本发明优于纯软件的方式，可以更好的满足视频解码的实时性要求，可以大大的节省开发时间和开发费用，实用性很高。
-
公开(公告)号：CN101951521A
公开(公告)日：2011-01-19
申请号：CN201010525777.1
申请日：2010-10-30
Applicant: 上海交通大学
IPC: H04N7/26
Abstract: 一种数字视频技术领域的针对扩展可变块的视频图像运动估计方法，通过将正方形宏块划分为若干基本块条带进行SAD值的计算；将第一步得到的所有基本块条带的SAD值与该基本块条带所属的同一个宏块中的其他基本块条带的SAD利用加法树结构进行叠加，得到正方形宏块的SAD值；利用正方形宏块的SAD值得到最小SAD值，即可得到最佳匹配块和其对应的运动向量，得到匹配块的信息，从而对其进行编码，完成运动估计。本发明通过SAD模块对输入的搜索区域的基本块条带及参考块的基本块条带的数据的运算，再将得到的基本块条带的SAD值输入SAD值叠加模块，得到大的宏块的SAD值。
-
Patent Agency Ranking
公开(公告)号：CN114153562B
公开(公告)日：2024-06-04
申请号：CN202111440847.8
申请日：2021-11-30
Applicant: 上海交通大学
IPC: G06F9/455
Abstract: 本发明公开了基于事件驱动的可重构空间阵列的仿真建模平台及方法，涉及空间阵列的快速、精确仿真领域领域，所述平台包括：以事件驱动为引擎；通过模块设计与通信接口实现的解耦，将所述仿真建模平台搭建成为模块的组合方式实现，通过参数化、桩替代实现不同的模块不同硬件参数的快速迭代，同时测试不同硬件通信机制的性能表现。本发明通过构建可扩展的事件驱动仿真框架，来解决架构探索中模拟平台与设计耦合度高，修改复杂的问题；与传统异构阵列模拟器相比，在相同应用架构下，应用事件驱动下模块化的仿真平台进行模拟仿真在debug模式下可以获得平均89％的仿真速度提升，在release模式下可以获得平均529％的仿真速度提升。
-
公开(公告)号：CN113688703B
公开(公告)日：2023-11-03
申请号：CN202110924732.X
申请日：2021-08-12
Applicant: 上海交通大学 , 上海航天测控通信研究所
Abstract: 一种基于FPGA的低延时非极大值抑制方法与装置，省去现有各NMS算法均需要的整体排序步骤，降低启动延时，且其可通过灵活的参数配置满足不同的计算速度与精度要求。采用流水线架构，可与流水线架构的神经网络加速器兼容，缩短了目标检测算法整体延迟。
-
公开(公告)号：CN116931872A
公开(公告)日：2023-10-24
申请号：CN202210358050.1
申请日：2022-04-06
Applicant: 上海交通大学
Abstract: 本发明提供了一种近似计算电路，包括：存算子阵列，包括：多个呈矩阵式排列的存算单元，每个存算单元用于存储数字域的权重信号以及接收数字域的输入信号，对输入信号和权重信号进行点乘计算，并输出点乘结果；近似加法树，包括：从下至上依次连接的第1层～第n层加法器链路，第1层加法器链路的输入为多个点乘结果，上一层的加法器链路接收下一层的加法器链路的运算结果，第n层加法器链路输出累加和的结果；存算单元和加法器链路均分别由碳基材料的NMOS管和PMOS管组成。本发明减少了模拟域存算中模数转换的电路和过程，并且利用近似计算机制节省了数字域存算的面积和开销，同时，相比于模拟域运算提高了运算结果的准确度。
-
公开(公告)号：CN109521995B
公开(公告)日：2023-05-12
申请号：CN201811299080.X
申请日：2018-11-02
Applicant: 上海交通大学
Abstract: 本发明公开了一种内嵌于忆阻器阵列的逻辑运算装置的计算方法，利用反向连接的差分单元结构实现互补形式的输入表示，利用阵列本身在位线上的“线或”操作实现最大项；通过将敏感放大器输出的最大项取反得到最小项；引入运算单元CU完成最大项或最小项的合并；所述利用运算单元CU缓存迭代过程中产生的中间结果的方法为：复用传统存储阵列中的行缓冲，用于在运算过程中缓存迭代产生的中间结果。本发明通过差分单元结构及运算单元的引入，丰富了逻辑原语，使电路以“积之和/和之积”的方式进行运算，同时大幅减少写回操作，从而有效的提高的运算效率。
-
公开(公告)号：CN113220268B
公开(公告)日：2022-08-02
申请号：CN202110654049.9
申请日：2021-06-11
Applicant: 上海交通大学
Abstract: 本发明提供了一种光电混合乘累加计算结构，包括：点乘运算单元，用于对输入的多对数值中的每对数值分别进行点乘计算，并且得到多个点乘结果，所述点乘运算单元由电路完成；累加计算单元，对多个所述点乘结果进行累加，所述累加计算单元由光电混合器件在时域上完成。该结构结合了电学器件易于实现点乘逻辑运算，光信号传播速度快、延时短的特点可以实现高运算速度的时域乘累加运算。同时，本发明在光路上实现累加运算，避免了当前光计算技术中需要多次电‑光‑电的转换和需要在电路端完成累加操作的低效率问题，即使用了光电混合集成技术，对输入的数值进行点乘计算和累加计算，并且提高性能和降低功耗。
-
-
-
-
-
-
-
-
-
Search Results
160
records
(took 0.024 seconds)
