公开(公告)号：CN105656472B

公开(公告)日：2018-10-16

申请号：CN201511028985.X

申请日：2015-12-30

Applicant: 中国电力科学研究院 ,  西安交通大学 ,  国网天津市电力公司

Inventor： 常文治 ,  王金磊 ,  毕建刚 ,  顾郁炜 ,  闵瑞清 ,  杨宁 ,  是艳杰 ,  张国和 ,  雷绍充

IPC: H03K19/0175

Abstract: 本发明公开了一种优先权判断电路，包括控制器、数据移位输入端、计数器、以及若干条时序逻辑电路；各条时序逻辑电路均包括数据输入端、选通控制信号输入端、与门电路、与非门电路、非门电路及触发器。本发明的规模较小，并且功耗低。

公开(公告)号：CN107835021A

公开(公告)日：2018-03-23

申请号：CN201711195584.2

申请日：2017-11-24

Applicant: 西安交通大学

Inventor： 张国和 ,  朱海燕 ,  王振 ,  徐代果 ,  陈光炳 ,  刘旋

IPC: H03M1/12 ,  H03M1/46

Abstract: 一种可变延时异步时序控制电路及控制方法，控制电路的VINP差分信号输入端与VINN差分信号输入端分别通过采样开关k1与采样开关k2连接VXP采样保持电路与VXN采样保持电路，VXP采样保持电路连接正N位DAC二进制电容阵列的上极板，VXN采样保持电路连接负N位DAC二进制电容阵列的上极板；VXP采样保持电路与VXN采样保持电路连接比较器；正N位DAC二进制电容阵列的下极板连接Cp阵列开关控制单元，负N位DAC二进制电容阵列的下极板连接Cn阵列开关控制单元；比较器的输出端连接SAR逻辑控制单元；本发明通过在比较相和电容切换相采用不同的延时电路，减少比较器完成比较后不必要的等待时间。

公开(公告)号：CN104639169B

公开(公告)日：2017-10-20

申请号：CN201510076029.2

申请日：2015-02-12

Applicant: 西安交通大学

Inventor： 张国和 ,  曾云霖 ,  顾郁炜 ,  陈云

IPC: H03M1/38

Abstract: 本发明公开了一种两步转换逐次逼近型模数转换电路结构，包括Vip差分信号输入端、Vin差分信号输入端、第一动态比较器、第二动态比较器、M位的DAC电容阵列、M+N位的DAC电容阵列、第一延时电路、第二延时电路、高电平、低电平、控制器、第一数字控制电路、第二数字控制电路、2M个第一开关、2M个第二开关及2N个第三开关。本发明中DAC电容阵列的功耗低、建立时间短。

公开(公告)号：CN105656472A

公开(公告)日：2016-06-08

申请号：CN201511028985.X

申请日：2015-12-30

Applicant: 中国电力科学研究院 ,  西安交通大学 ,  国网天津市电力公司

Inventor： 常文治 ,  王金磊 ,  毕建刚 ,  顾郁炜 ,  闵瑞清 ,  杨宁 ,  是艳杰 ,  张国和 ,  雷绍充

IPC: H03K19/0175

CPC classification number: H03K19/017509

Abstract: 本发明公开了一种优先权判断电路，包括控制器、数据移位输入端、计数器、以及若干条时序逻辑电路；各条时序逻辑电路均包括数据输入端、选通控制信号输入端、与门电路、与非门电路、非门电路及触发器。本发明的规模较小，并且功耗低。

公开(公告)号：CN105577146A

公开(公告)日：2016-05-11

申请号：CN201510940345.X

申请日：2015-12-15

Applicant: 西安交通大学

Inventor： 张国和 ,  陈云 ,  王丽 ,  段国栋

IPC: H03K3/3565 ,  H03K3/012 ,  H03K3/013

CPC classification number: H03K3/3565 ,  H03K3/012 ,  H03K3/013

Abstract: 本发明公开了一种具有低延时功耗积的抗单粒子翻转的锁存器，采用新型的具有隔离翻转状态的交叉耦合结构，通过设计合理的负反馈通路来加快翻转状态的恢复。在数据传输模式(transparent mode)时，切断负反馈以提高电路的写入速度。在40nm CMOS工艺下仿真结果表明，本发明的临界电荷比传统的锁存器高50倍以上。延时功耗积只有0.0035fs*J，无负载时传播延时只有23.3ps，低于同类型的锁存器。

公开(公告)号：CN104639169A

公开(公告)日：2015-05-20

申请号：CN201510076029.2

申请日：2015-02-12

Applicant: 西安交通大学

Inventor： 张国和 ,  曾云霖 ,  顾郁炜 ,  陈云

IPC: H03M1/38

Abstract: 本发明公开了一种两步转换逐次逼近型模数转换电路结构，包括Vip差分信号输入端、Vin差分信号输入端、第一动态比较器、第二动态比较器、M位的DAC电容阵列、M+N位的DAC电容阵列、第一延时电路、第二延时电路、高电平、低电平、控制器、第一数字控制电路、第二数字控制电路、2M个第一开关、2M个第二开关及2N个第三开关。本发明中DAC电容阵列的功耗低、建立时间短。

公开(公告)号：CN102723109B

公开(公告)日：2015-03-04

申请号：CN201210222441.7

申请日：2012-06-29

Applicant: 西安交通大学

Inventor： 张国和 ,  姚思远 ,  李剑雄 ,  赵晨 ,  顾亦熹

IPC: G11C11/413

Abstract: 一种新型的抗单粒子翻转的SRAM存储单元，包括依次串联的第一输入输出端口、第一电位翻转恢复驱动电路、电压保持电路、第二电位翻转恢复驱动电路、第二输入输出端口。本发明可以实现敏感节点遭受高能粒子轰击，发生电压翻转时的自动恢复功能。根据TSMC 0.18um工艺模拟结果，本发明可以实现翻转阈值LETth大于500MeV/(mg·cm2)；与现有的抗单粒子翻转存储单元比较，具有写入速度快的特点；能够有效缩短了恢复时间；采用单向时钟和小时钟摆幅，时钟网络比较简单，可靠性较高；时钟只与读写晶体管栅极连接，时钟负载比较小；敏感节点对分别位于P型管与N型管的漏极对单粒子引起的多节点翻转有一定的加固作用。

公开(公告)号：CN102723109A

公开(公告)日：2012-10-10

申请号：CN201210222441.7

申请日：2012-06-29

Applicant: 西安交通大学

Inventor： 张国和 ,  姚思远 ,  李剑雄 ,  赵晨 ,  顾亦熹

IPC: G11C11/413

Abstract: 一种新型的抗单粒子翻转的SRAM存储单元，包括依次串联的第一输入输出端口、第一电位翻转恢复驱动电路、电压保持电路、第二电位翻转恢复驱动电路、第二输入输出端口。本发明可以实现敏感节点遭受高能粒子轰击，发生电压翻转时的自动恢复功能。根据TSMC 0.18um工艺模拟结果，本发明可以实现翻转阈值LETth大于500MeV/(mg·cm2)；与现有的抗单粒子翻转存储单元比较，具有写入速度快的特点；能够有效缩短了恢复时间；采用单向时钟和小时钟摆幅，时钟网络比较简单，可靠性较高；时钟只与读写晶体管栅极连接，时钟负载比较小；敏感节点对分别位于P型管与N型管的漏极对单粒子引起的多节点翻转有一定的加固作用。

公开(公告)号：CN101937056A

公开(公告)日：2011-01-05

申请号：CN201010256212.8

申请日：2010-08-18

Applicant: 西安交通大学

Inventor： 雷绍充 ,  张国和 ,  曹磊 ,  王震 ,  梁峰 ,  刘泽叶

IPC: G01R31/3183 ,  G01R31/3185 ,  H03M7/30

Abstract: 本发明公开了一种数字集成电路测试数据的压缩生成方法，与传统测试方法不同，该方法首先解析出一类具有线性关系的单输入变化测试序列，通过故障模拟的方法确认测试序列中具有新的故障检测能力的测试图形集，测试图形集经线性关系压缩后的一小部分位的值则为压缩后的测试图形集，可存储在自动测试设备ATE中。在测试施加时，压缩后的测试图形集按预先定义的线性关系由硬件电路解压，还原出实际的测试图形集，并施加给被测电路。ATE中存储的数据量比实际的测试图形集的数据量小得多，该测试方法具有压缩率高、易于实现、功耗低和覆盖率高的特点。