-
公开(公告)号：CN107086910A
公开(公告)日：2017-08-22
申请号：CN201710182153.6
申请日：2017-03-24
Applicant: 中国科学院计算技术研究所
CPC classification number: H04L63/0428 , G06N3/02 , H04L9/0819 , H04L63/083
Abstract: 本发明涉及一种针对神经网络处理的权重加解密方法和系统，其方法包括：通过加密算法将已训练好的原始权重数据加密，生成加密权重数据；读取该原始密钥并根据解密算法对该加密权重数据进行解密，生成原始权重数据；读取需要执行的指令，对该指令进行解析得到存储地址，并从该存储地址获取输入数据；接收该输入数据和该原始权重数据，根据该指令执行神经网络运算操作，并输出运算结果。本发明通过片外加密系统对权重数据进行加密处理，并采用片上解密单元对加密权重进行解密操作，在实现神经网络运算的同时实现了对权重数据的保护。
-
公开(公告)号：CN107016175A
公开(公告)日：2017-08-04
申请号：CN201710178679.7
申请日：2017-03-23
Applicant: 中国科学院计算技术研究所
CPC classification number: G06F17/5045 , G06N3/02
Abstract: 本发明提出一种适用神经网络处理器的自动化设计方法、装置及优化方法，该方法包括获取神经网络模型拓扑结构配置文件与硬件资源约束文件，其中硬件资源约束文件包括目标电路面积开销、目标电路功耗开销及目标电路工作频率；根据神经网络模型拓扑结构配置文件与硬件资源约束文件生成神经网络处理器硬件架构，并生成硬件架构描述文件；根据所述神经网络模型拓扑结构、硬件资源约束文件及硬件架构描述文件优化数据调度、存储及计算方式，生成对应的控制描述文件；根据硬件架构描述文件、控制描述文件从已构建的神经网络可复用单元库查找符合设计要求的单元库、生成相对应的控制逻辑并生成对应的硬件电路描述语言，将硬件电路描述语言转化为硬件电路。
-
公开(公告)号：CN118349514A
公开(公告)日：2024-07-16
申请号：CN202410458816.2
申请日：2024-04-17
Applicant: 中国科学院计算技术研究所
IPC: G06F15/173 , G06F9/50
Abstract: 一种面对多芯粒的数据传输系统，任务预处理模块用于分析待处理任务，根据待处理任务中代码和数据之间的耦合度以及数据依赖关系将待处理任务分解为多个子任务；并对每个子任务进行评估，得到多个子任务的描述向量并传输给任务处理模块；任务处理模块基于多个子任务之间的数据耦合度和数据依赖关系多对多个子任务进行拓扑排序，并计算多个子任务的每个子任务的描述向量与每个异构计算单元的特征向量之间的距离，以将所述子任务分配给相应的异构计算单元；数据传输控制模块用于通过路由网络将多个子任务传送给多个异构计算单元并管理数据在多个异构计算单元之间的交换和传输。
-
公开(公告)号：CN117973315A
公开(公告)日：2024-05-03
申请号：CN202410027476.8
申请日：2024-01-08
Applicant: 中国科学院计算技术研究所
IPC: G06F30/398 , G06F13/40 , G06F17/18 , G06F13/18
Abstract: 一种用于芯片间传输的多数据通道选择系统，包括：多个缓存队列，与多个数据输入通道、路由选择模块以及数据打包模块相连，用于缓存所述数据输入通道的输入数据，并基于路由选择模块的控制信号将数据发送给数据打包模块；多通道仲裁模块，与所述多个数据输入通道以及路由选择模块相连，基于通道仲裁策略进行仲裁，并将仲裁结果发送给路由选择模块；路由选择模块，根据所述仲裁结果进行路由选择，并向被选中通道对应的缓存队列发送读使能信号，同时将所述通道的序号发送给数据打包单元；以及数据打包单元，与所述缓存队列相连，根据所述仲裁结果从对应通道的缓存队列读出数据并根据数据位宽打包为固定位宽的数据包。
-
公开(公告)号：CN116451754A
公开(公告)日：2023-07-18
申请号：CN202310310363.4
申请日：2023-03-24
Applicant: 中国科学院计算技术研究所
IPC: G06N3/063 , G06N3/0464 , G06N3/048 , G06F9/48
Abstract: 本发明提供了一种支持多层神经网络的层间并行处理的加速器，包括：计算阵列；用于获取一个或者多个数据块上存储的多层神经网络中，已可用于后续计算的层内和/或层间数据作为重组数据并重组成预设重组粒度的重组数据矩阵以及获取对重组数据矩阵处理所需的网络参数并重排成重组权重矩阵的第一重排器；用于在计算阵列处理重组矩阵时获取重组数据矩阵对应的预设重组粒度，指示计算阵列中各处理单元按照预设重组粒度获取重组数据矩阵中的数据和重排权重矩阵中对应的权重进行处理的扩展模块；用于在计算阵列对所述重组数据矩阵处理完成后，根据处理各数据得到的结果按结果原始形式进行结果重组以还原网络层的输出的第二重组器。
-
Patent Agency Ranking
公开(公告)号：CN116225532A
公开(公告)日：2023-06-06
申请号：CN202310219286.1
申请日：2023-03-07
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供了一种支持加速向量运算的通用处理器，该通用处理器包括CPU，该通用处理器还包括一个或者多个向量运算模块，每个向量运算模块被配置为：从CPU获取对待处理的向量运算的指示信息，所述指示信息包括数据位宽和向量维度；根据所述指示信息中的数据位宽和向量维度调整向量运算模块对待处理的向量运算中数据的读取和计算方式，以在支持可配置数据位宽和向量维度的情况下利用向量运算模块完成向量运算。
-
公开(公告)号：CN115906943A
公开(公告)日：2023-04-04
申请号：CN202211511675.3
申请日：2022-11-29
Applicant: 中国科学院计算技术研究所
IPC: G06N3/0464 , G06N3/063 , G06N3/08
Abstract: 本发明提供了一种用于神经网络加速器的存储介质的数据管理方法，所述存储介质包括主存，所述方法包括：获取待加速的基于神经网络的模型的结构信息和指令信息；根据所述结构信息和指令参数，在所述存储介质中划分出专用存储区域用以存储所述模型对应的指令和数据；其中，所述专用存储区域包括：指令区，用于存储加速器对模型进行加速运算所需的指令；数据堆叠区，用于存储相应层输出的将在间隔的其他层使用的中间结果数据，并在区内进行空间复用；数据暂存区，用于存储相应层输出的只在该层的下一层使用的中间结果数据，并在区内进行空间复用。
-
公开(公告)号：CN114841329A
公开(公告)日：2022-08-02
申请号：CN202210627742.1
申请日：2022-06-06
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供了一种支持多序列运算的神经网络加速器及加速装置。本发明的神经网络加速器包括至少一个多序列处理装置，每个所述多序列处理装置包括运算功能模块和数据连接管理单元，所述运算功能模块包括：至少一个乘法运算模块、至少两个加法运算模块、至少一个寄存器模块、一个逻辑运算模块以及一个激活函数运算模块。本发明针对神经网络架构对非网络视觉算法任务算子的低效处理问题，提出了一种能够执行多种非神经网络算子以及支持多种向量序列操作的神经网络加速器架构。通过设计可线上配置数据操作序列的处理单元，并组合为相应的并行阵列，以实现多种视觉算法并行操作的兼容以及计算效率的提升。
-
公开(公告)号：CN114758063A
公开(公告)日：2022-07-15
申请号：CN202210272134.3
申请日：2022-03-18
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种基于八叉树结构的局部障碍物栅格地图构建方法和系统，包括根据预加载地图获取局部障碍物地图先验信息，再根据采集数据生成实际局部障碍物地图，利用两者融合提供一个准确可靠的机器人周围障碍物信息。相比于先前的地图构建方法，本发明在人流量大、环境经常改变的场景具有优势：通过地面检测将一定坡度的点云转换到xOy平面上，便于高度阈值判断和障碍物点云处理；八叉树结构可以通过点云击中和穿过概率动态更新局部三维点云，对于人员较多、环境动态变化的场景具有强适应能力；由于只保存机器人周围的局部栅格地图，减少内存占用开销，保证资源消耗不会随运行时间而线性增加；相比于激光雷达的方案，本发明具有低成本的优势。
-
公开(公告)号：CN110580519B
公开(公告)日：2022-03-22
申请号：CN201910762642.8
申请日：2019-08-19
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种卷积运算结构及其方法。所述卷积运算结构，包括转换单元结构，所述转换单元结构包括：第一寄存器组、第二寄存器组、乘法器、加法器、中间结果寄存器组，其中，所述第一寄存器组和所述第二寄存器组被控制为，在第一回合计算过程中，对由它们所分别存储的第一矩阵和第二矩阵通过所述乘法器和加法器执行矩阵乘法，并将通过所述矩阵乘法得到的第一结果矩阵存储至所述中间结果寄存器组；并且所述第二寄存器组和所述中间结果寄存器组被控制为，在第二回合计算过程中，对由它们所分别存储的第三矩阵以及所述第一结果矩阵通过所述乘法器和加法器执行矩阵乘法，并将通过所述矩阵乘法得到的第二结果矩阵存储至所述第一寄存器组。
-
-
-
-
-
-
-
-
-
Search Results
143
records
(took 0.038 seconds)
