-
公开(公告)号：CN101944505B
公开(公告)日：2012-06-27
申请号：CN201010220360.4
申请日：2010-07-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/77 , H01L21/316
CPC classification number: H01L21/84 , H01L29/0653 , H01L29/402 , H01L29/66681 , H01L29/7824
Abstract: 本发明的具有沟槽结构的SOI高压功率器件芯片的制备方法，首先在SOI基板表面开设凹陷区和至少一隔离沟槽，再在凹陷区填充氧化物，并对隔离沟槽和待制备低压器件的局部区域同时进行氧化，使相对于所述隔离沟槽部位的残余顶层硅部分全部被氧化，接着再将隔离沟槽填充满氧化物，随后进行掺杂、淀积在内的一系列处理后分别形成作为高压功率器件河低压器件漏极、源极和栅极的P型区域、N型区域以及栅极区域，随后再淀积一氧化层，使得处于SOI基板的顶层硅两侧的氧化物的厚度接近一致，以形成对称结构，最后再生成分别与各P型区域、N型区域及栅极区域相接触的各金属子区域，由此可形成耐700V以上高压的多器件芯片。
-
公开(公告)号：CN101924030B
公开(公告)日：2012-06-27
申请号：CN201010231639.2
申请日：2010-07-20
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/283
Abstract: 本发明公开了一种改善高阻SOI衬底上高介电常数栅介质性能的方法，该方法包括以下步骤：步骤一，将高阻SOI衬底进行预处理，然后装入薄膜沉积腔内；步骤二，在高阻SOI衬底的上表面原位生长厚度不大于1nm的Al2O3薄膜；步骤三，在所述Al2O3薄膜上原位生长厚度不大于30nm的HfO2薄膜；步骤四，在所述HfO2薄膜上原位沉积吸氧金属盖帽层；步骤五，退火处理。本发明抑制了界面层生长，有利于高k栅介质等效栅氧厚度的减薄，提高了高k栅介质的结晶温度，减少了界面层厚度和界面态密度，改善了高阻SOI上高k栅介质的电学性能。
-
公开(公告)号：CN102254821A
公开(公告)日：2011-11-23
申请号：CN201110192523.7
申请日：2011-07-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/334 , H01L29/94
Abstract: 本发明提供一种基于SOI材料的MOS电容器及其制作方法，该方法是提供一具有顶层、隐埋氧化层、衬底层的SOI基板，在该顶层上光刻出多个硅岛，在去除硅岛表面的光刻胶及自然氧化层后，在该顶层上生长高k栅介质层，刻蚀该高k栅介质层以形成多个分别堆叠于各该硅岛上的高k栅介质岛，然后在该硅岛及高k栅介质岛上沉积电极薄膜层；最后刻蚀该电极薄膜层，以形成多个上电极及下电极，且使上电极分别堆叠于各该高k栅介质岛上、下电极形成于硅岛的表面上，以便在SOI材料上验证高k栅介质电学特性时，测量上、下电极的电容-电压特性可以不用考虑由于隐埋氧化层的存在而引起的附加电容，进而快速准确的对SOI衬底上高K栅介质进行研究。
-
公开(公告)号：CN102254795A
公开(公告)日：2011-11-23
申请号：CN201110174062.0
申请日：2011-06-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 一种一维尺度受限的石墨烯纳米带的制备方法，包括：提供过渡金属基底；在过渡金属基底表面涂布光刻胶，形成光刻胶层；通过曝光显影将定义图案转移至光刻胶层，形成光刻胶图形；以光刻胶层为掩膜，在过渡金属基底内进行碳离子注入，形成碳离子注入区域；碳离子注入的注入角度是根据所需石墨烯宽度结合光刻胶层的掩膜厚度以及光刻胶图形的宽度计算得到的；去除光刻胶层；进行热退火处理，将碳原子从碳离子注入区域中析出重构，在过渡金属基底表面形成宽度接近甚至小于10nm的一维尺度受限的石墨烯纳米带。相比于现有技术，本发明通过计算以特定的注入角度进行碳离子注入，制备出石墨烯纳米带，具有制备精确、制备工艺流程简单、产量高的优点。
-
公开(公告)号：CN102243990A
公开(公告)日：2011-11-16
申请号：CN201110168562.3
申请日：2011-06-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/321 , B82Y40/00
Abstract: 本发明提供了一种石墨烯纳米带的制备方法，涉及半导体材料的制备领域。在该制备方法中，首先在半导体衬底上生成过渡金属薄膜层，在该过渡金属薄膜层上涂覆光刻胶以形成光刻胶层并对其烘干后，藉由一预设有版图的光掩膜对所述光刻胶层曝光，之后显影、烘干，以便在所述光刻胶层上形成与所述版图相对应的图形。接着使碳离子经由所述图形注入至所述过渡金属薄膜层中后，去除所述光刻胶层并清洗所述过渡金属薄膜层表面。最后对所述过渡金属薄膜层进行退火处理，以使碳原子从所述过渡金属薄膜层中析出重构，即可制备出石墨烯纳米带。根据本发明的制备方法制备的石墨烯纳米带，形状和尺寸易控制，并且产率高。
-
Patent Agency Ranking
公开(公告)号：CN102201404A
公开(公告)日：2011-09-28
申请号：CN201110124788.3
申请日：2011-05-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02 , H01L21/762
Abstract: 本发明公开了一种基于SOI的ESD保护器件及其制作方法。该ESD器件结构包括：SOI衬底，位于SOI衬底上的N阱区和P阱区，位于所述N阱区之上的阳极接触端以及位于所述P阱区之上的阴极接触端，其中，所述N阱区和P阱区之间形成横向的PN结，在所述PN结之上设有场氧区。本器件可以在ESD来临时，及时的泄放ESD电流，避免栅氧击穿或者大电流流入电路内部，造成电路损伤。可以通过调节器件参数来调整器件的触发电压和维持电压，使其可以用于不同内部电压的电路保护，避免功率局部集中。能够在HBM（人体模型）中实现抗ESD电压达到2kV以上，达到了目前人体模型的工业标准。
-
公开(公告)号：CN102130176A
公开(公告)日：2011-07-20
申请号：CN201010619509.6
申请日：2010-12-31
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
Abstract: 本发明公开了一种具有缓冲层的SOI超结LDMOS器件，该器件包括SOI衬底和位于所述SOI衬底之上的有源区；所述有源区包括：栅区、分别位于所述栅区两侧的源区和漏区、位于所述栅区之下的体区、位于所述体区与所述漏区之间的漂移区；所述漂移区包括横向超结结构和位于所述横向超结结构上方的缓冲层。本发明将缓冲层设于漂移区上方，可以缓解衬底辅助耗尽效应对SOI超结LDMOS漂移区电荷平衡的影响，提高器件的击穿电压，并且使制作缓冲层时的掺杂深度大幅变浅，不仅降低了杂质的注入能量，而且更容易实现漂移区杂质的均匀分布，工艺难度大大降低。
-
公开(公告)号：CN102130013A
公开(公告)日：2011-07-20
申请号：CN201010619508.1
申请日：2010-12-31
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/336 , H01L21/265 , H01L21/762
Abstract: 本发明公开了一种具有缓冲层的SOI超结LDMOS器件制作方法，该方法首先对SOI衬底的顶层硅进行N型离子注入，使整个漂移区下方成为N型区域；然后对所述漂移区进行浅掺杂N型离子注入，在漂移区的表层形成浅掺杂N型缓冲层；之后通过版图对所形成的N型区域进行P型离子注入，在所述N型区域中形成等间隔的多个横向P型柱区，将所述N型区域划分为多个横向N型柱区，交替排列的P型柱区和N型柱区组成横向超结结构。本发明将缓冲层设于漂移区上方，可以抑制衬底辅助耗尽效应对SOI超结LDMOS漂移区电荷平衡的影响，提高了器件的击穿电压，并且通过巧妙地调整N/P离子注入的步骤，设计版图和离子注入浓度等，进一步简化了工艺，降低了生产成本。
-
公开(公告)号：CN101950758A
公开(公告)日：2011-01-19
申请号：CN201010225694.0
申请日：2010-07-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明介绍了一种在SOI材料上制备多层高介电常数材料栅结构的方法。首先通过O2等离子体对SOI表面进行预处理，同时SOI衬底表面将形成一层超薄的SiO2界面层，接着在这层超薄的SiO2上利用原子层沉积(ALD)方式生长一层超薄的Si3N4，这层Si3N4将有效隔离高介电常数材料层中的杂质元素与SOI顶层硅之间的扩散，以及阻止下方SiO2层在后期热处理过程中的再生长。接着在Si3N4上沉积一层高介电常数材料，并对高介电常数材料进行适当的氮化处理，使得高介电常数材料上层形成一层高介电常数的氮氧化合物，这层氮氧化合物将有效阻止金属栅电极与高介电常数材料层之间的元素扩散。最后溅射生长金属电极。
-
公开(公告)号：CN101924030A
公开(公告)日：2010-12-22
申请号：CN201010231639.2
申请日：2010-07-20
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/283
Abstract: 本发明公开了一种改善高阻SOI衬底上高介电常数栅介质性能的方法，该方法包括以下步骤：步骤一，将高阻SOI衬底进行预处理，然后装入薄膜沉积腔内；步骤二，在高阻SOI衬底的上表面原位生长厚度不大于1nm的Al2O3薄膜；步骤三，在所述Al2O3薄膜上原位生长厚度不大于30nm的HfO2薄膜；步骤四，在所述HfO2薄膜上原位沉积吸氧金属盖帽层；步骤五，退火处理。本发明抑制了界面层生长，有利于高k栅介质等效栅氧厚度的减薄，提高了高k栅介质的结晶温度，减少了界面层厚度和界面态密度，改善了高阻SOI上高k栅介质的电学性能。
-
-
-
-
-
-
-
-
-
Search Results
125
records
(took 0.083 seconds)
