吸收层与倍增层为分离结构的紫外探测器及其制备方法

    公开(公告)号:CN110690314B

    公开(公告)日:2023-06-27

    申请号:CN201910837328.1

    申请日:2019-09-05

    Abstract: 本申请适用于半导体技术领域,提供了一种吸收层与倍增层为分离结构的紫外探测器及其制备方法,该紫外探测器包括:衬底;第一外延层,位于所述衬底上,所述第一外延层为重掺杂外延层;倍增层,位于所述第一外延层上,所述倍增层的掺杂浓度由下至上增加;吸收层,位于所述倍增层上,所述吸收层的掺杂浓度由下至上减小;欧姆接触层,形成于所述吸收层中,所述欧姆接触层的上表面不低于所述第三外延层的上表面,且,所述欧姆接触层的下表面高于所述第三外延层的下表面;上电极层,位于所述欧姆接触层上。本申请可以降低隧穿效应导致的暗电流,提高紫外探测器的信噪比。

    双面鳍线四管芯太赫兹平衡式二次倍频电路

    公开(公告)号:CN107104639B

    公开(公告)日:2023-06-13

    申请号:CN201710391361.7

    申请日:2017-05-27

    Abstract: 本发明公开了一种双面鳍线四管芯太赫兹平衡式二次倍频电路,涉及多重倍频变换电路技术领域。所述电路包括石英基板鳍线电路、四个肖特基二极管、射频输入波导和射频输出波导,所述石英基板鳍线电路包括石英电路基板和位于石英电路基板正反面的前侧鳍线与后侧鳍线;位于正面的两个所述肖特基二极管的一端与正面的前侧鳍线电连接,位于正面的两个所述肖特基二极管的另一端与正面的后侧鳍线电连接。所述电路使得射频输入输出波导可以在同一直线上,方便电路人员设计,同时加工更为简单且石英电路采用双面电路,在正反两面均放置反向串联的肖特基二极管,可提高倍频效率,通过正反两面各设置两个肖特基二极管,可承受较大的功率输出,提高输出功率。

    高阻衬底上的GaNHEMT管芯结构

    公开(公告)号:CN107104142B

    公开(公告)日:2023-06-13

    申请号:CN201710381089.4

    申请日:2017-05-25

    Abstract: 本发明公开了一种高阻衬底上的GaN HEMT管芯结构,涉及GaN HEMT器件结构技术领域,自下而上包括接地层、衬底、沟道层、势垒层、绝缘介质、台面、填充区、栅极、源极和漏极;栅极和漏极下面为绝缘介质,栅极和漏极正下方的势垒层和沟道层被掏空形成填充区,填充区内填充金,接地层为金,栅极和漏极正下方的势垒层和沟道层被掏空形成填充区,然后填充金,由于金具有良好的导电性,因此栅极和漏极对地之间的寄生电导减小,从而降低了射频信号在衬底上的损耗,提高器件的射频性能。

    肖特基二极管制备方法及肖特基二极管

    公开(公告)号:CN116190460A

    公开(公告)日:2023-05-30

    申请号:CN202310286583.8

    申请日:2023-03-22

    Abstract: 本发明提供一种肖特基二极管制备方法和肖特基二极管。该方法包括:利用高温热氧化工艺对目标N+型氧化镓衬底进行氧化处理,得到形成在目标N+型氧化镓衬底上表面的第一N‑型氧化镓漂移层,以及在目标N+型氧化镓衬底下表面的第二N‑型氧化镓漂移层;在第一N‑型氧化镓漂移层的上表面和第二N‑型氧化镓漂移层的下表面制备阳极电极;对目标N+型氧化镓衬底进行裁切,得到第一N+型氧化镓衬底和第二N+型氧化镓衬底;在第一N+型氧化镓衬底的下表面和第二N+型氧化镓衬底的上表面制备阴极电极,得到两个肖特基二极管。本发明能够有效解决外延氧化镓层导致的二极管器件性能差、成品率低和生产成本高等问题。

    一种金刚石NV色心磁强测量系统
    115.
    发明公开

    公开(公告)号:CN116106796A

    公开(公告)日:2023-05-12

    申请号:CN202310077203.X

    申请日:2023-02-06

    Abstract: 本发明提供一种金刚石NV色心磁强测量系统。该系统包括:金刚石NV色心系综薄片、磁通量聚集器、脉冲模块、微波模块、激光模块和第一光电探测器。脉冲模块分别向微波模块和激光模块发送脉冲信号,以控制微波模块发出微波和激光模块发出激光。微波模块发出的微波和激光模块发出的激光入射至金刚石NV色心系综薄片。金刚石NV色心系综薄片在微波和激光的激发下产生的荧光入射至第一光电探测器。本发明能够通过脉冲信号控制微波模块和激光模块的开关,减少微波模块和激光模块的开启时间,减少微波和激光对磁通量聚集器的作用时间,减少引起磁通量聚集器本身的低频涡旋噪声和热噪声,减少磁通量聚集器对磁信号的干扰,提升低频磁测量灵敏度。

    增强型场效应晶体管
    116.
    发明授权

    公开(公告)号:CN110676316B

    公开(公告)日:2023-04-11

    申请号:CN201910892871.1

    申请日:2019-09-20

    Abstract: 本发明适用于半导体器件技术领域,公开了一种增强型场效应晶体管,增强型场效应晶体管自下而上依次包括衬底、沟道层、势垒层、钝化层和至少一层预设结构;预设结构自下而上依次包括绝缘介质层和场板;沟道层上分列有源电极和漏电极,势垒层上设有栅电极,钝化层位于源电极与栅电极之间以及栅电极与漏电极之间,绝缘介质层覆盖栅电极;在源电极和漏电极之间的沟道层中存在无载流子区和载流子区,在栅电极正下方以外的沟道层中存在无载流子区,且在栅电极正下方的沟道层中存在载流子区;在无载流子区的正上方具有场板。本发明提供的增强型场效应晶体管利用横向能带工程实现增强型器件,并利用场板结构能够提高击穿电压,提高器件的可靠性。

    W波段及太赫兹频率低端倍频器

    公开(公告)号:CN106130486B

    公开(公告)日:2023-02-28

    申请号:CN201610608935.7

    申请日:2016-07-29

    Abstract: 本发明公开了一种W波段及太赫兹频率低端倍频器,涉及倍频器技术领域。所述倍频器包括肖特基二极管倍频电路、第一至第三5880基板电路、第一至第二石英滤波电路以及一个电容,所述第一5880基板电路的输入端与K型接头连接,所述第一5880基板电路的输出端与所述肖特基二极管倍频电路的输入端连接,所述第二5880基板电路的输出端与所述第一石英滤波电路的输入端连接,所述第一石英滤波电路的输出端为直流偏置信号输出端,所述第三5880基板电路的输出端与所述第二石英滤波电路的输入端连接。所述倍频器的倍频效率高、输出带宽宽、工艺简单、集成度高。

    氧化镓SBD的制备方法及结构

    公开(公告)号:CN112614781B

    公开(公告)日:2023-01-17

    申请号:CN202011379689.5

    申请日:2020-11-30

    Abstract: 本发明公开了一种氧化镓SBD的制备方法及结构,属于半导体制造技术领域,一种氧化镓SBD的制备方法,包括N+高浓度衬底,生长在N+高浓度衬底上的N‑低浓度氧化镓外延层,通过在N‑低浓度氧化镓外延层上淀积第一掩膜层和第二掩膜层,然后刻蚀形成凹槽,在凹槽上生长P型异质层,最后制备阴极和阳极。所述氧化镓SBD结构包括N+高浓度衬底,生长在N+高浓度衬底上的N‑低浓度氧化镓,在N‑低浓度氧化镓上设有凹槽,凹槽内有P型异质层,最后制备阴极和阳极。本发明提供的制备氧化镓SBD的方法,采用双层掩膜,通过湿法处理修复刻蚀损伤,提高了器件的击穿特性。

    用于太赫兹肖特基二极管的多孔金刚石衬底的制备方法

    公开(公告)号:CN112992675B

    公开(公告)日:2022-12-27

    申请号:CN202110161020.7

    申请日:2021-02-05

    Abstract: 本发明提供了一种用于太赫兹肖特基二极管的多孔金刚石衬底的制备方法,属于半导体技术领域,包括:在衬底的正面沉积外延层;在衬底的背面沉积牺牲层;选择性腐蚀牺牲层,使牺牲层在衬底的背面形成多个相互独立的柱状体;继续选择性刻蚀衬底,使柱状体延伸至外延层的背面;在外延层的背面以及柱状体的端面沉积金刚石;去除柱状体端面的金刚石层及柱状的牺牲层;去除柱状的原衬底,形成多孔金刚石衬底。本发明提供的制备方法,制备的多孔金刚石衬底用于太赫兹肖特基二极管,可以减少寄生电容,提高截止频率;同时可以增强散热能力、提高肖特基二极管的倍频效率;多孔结构有助于释放晶圆应力,改善翘曲,降低芯片制造难度。

    光导开关器件
    120.
    发明授权

    公开(公告)号:CN112614909B

    公开(公告)日:2022-12-27

    申请号:CN202011364521.7

    申请日:2020-11-27

    Abstract: 本发明适用于半导体光导开关器件技术领域,提供了一种光导开关器件,包括:衬底;所述衬底的任一侧面上设置至少两条相互隔离的并行通道;所述并行通道的两端设置不同导电类型的重掺杂浓度的欧姆接触区,所述欧姆接触区上设置的金属电极;在除所述金属电极之外的区域设置的钝化层。通过在衬底上设置多个并行通道实现电流分流,从而降低单个电流丝的电流密度,提升光导开关器件的总功率,提高开关寿命;通过设置不同导电类型的重掺杂浓度的欧姆接触区,使光导开关在反向偏置条件下可以降低暗电流,减小功率损耗,同时避免重掺杂欧姆接触区的载流子向并行通道区注入引起的自击穿,从而提高器件耐压特性。

Patent Agency Ranking