公开(公告)号：CN114171390A

公开(公告)日：2022-03-11

申请号：CN202111477722.2

申请日：2021-12-06

Applicant: 复旦大学

Inventor： 晁鑫 ,  王晨 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L21/336 ,  H01L29/423 ,  H01L29/788

Abstract: 本发明公开一种隧穿效率可调的半浮栅晶体管及其制备方法。该隧穿效率可调的半浮栅晶体管制备方法包括以下步骤：形成P阱区,进行第一次轻掺杂N型离子注入形成N阱区，以形成半浮栅晶体管的沟道杂质分布，N阱区位于P阱区上方；刻蚀形成U形槽，使U型槽贯穿N阱区；形成第一栅氧化层，在N阱区表面形成窗口，形成半浮栅，使其在窗口处与N阱区相接触；之后进行边缘刻蚀，使邻接窗口一侧的部分N阱区的表面露出，进行第二次重掺杂N型离子注入，在N阱区中形成N+掺杂区，以调控隧穿晶体管的隧穿效率；形成控制栅介质，使其覆盖半浮栅并延伸覆盖部分N+掺杂区，接着形成控制栅，使其覆盖控制栅介质；在控制栅两侧形成源区和漏区。

公开(公告)号：CN114141629A

公开(公告)日：2022-03-04

申请号：CN202111437262.0

申请日：2021-11-30

Applicant: 复旦大学

Inventor： 晁鑫 ,  王晨 ,  焦慧芳 ,  李檀 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L21/336 ,  H01L29/423 ,  H01L29/788

Abstract: 本发明公开一种窗口自对准的分栅型半浮栅晶体管及其制备方法。通过将半浮栅晶体管的基本功能嵌入到硅衬底中，形成器件的垂直结构，极大地降低半浮栅晶体管单元的面积。此外，在形成半浮栅区域时，通过对多晶硅刻蚀深度的控制，形成窗口的自对准，有助于调控窗口处编程效率和反偏漏电流的大小。

公开(公告)号：CN114141628A

公开(公告)日：2022-03-04

申请号：CN202111414299.1

申请日：2021-11-25

Applicant: 复旦大学

Inventor： 晁鑫 ,  王晨 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L21/336 ,  H01L29/423 ,  H01L29/788

Abstract: 本发明公开一种高效编程的半浮栅晶体管及其制备方法。该高效编程的半浮栅晶体管，包括：衬底，其形成有P阱区、N阱区和U型槽，其中，N阱区位于P阱区上方，U型槽贯穿N阱区；半浮栅介质层，形成在U型槽表面并延伸覆盖一侧的部分N阱区表面，且在另一侧形成有窗口；半浮栅，覆盖半浮栅介质层并完全填充U型槽，且在窗口处与N阱区相接触；控制栅介质层、控制栅和掩膜层，控制栅介质层覆盖半浮栅，控制栅和掩膜层依次形成在控制栅介质层上；分离栅介质层和分离栅，分离栅介质层形成在N阱区表面并延伸覆盖部分掩膜层表面，分离栅覆盖分离栅介质层并填充分离栅区域；源区和漏区，分别形成在控制栅和分离栅两侧，N阱区中。

公开(公告)号：CN113889436A

公开(公告)日：2022-01-04

申请号：CN202111070720.1

申请日：2021-09-13

Applicant: 上海集成电路制造创新中心有限公司 ,  复旦大学

Inventor： 徐敏 ,  刘桃 ,  汪大伟 ,  王晨 ,  张卫 ,  徐赛生 ,  吴春蕾

IPC: H01L21/8234 ,  H01L27/088 ,  H01L29/423

Abstract: 本发明提供了一种环栅结构源漏的外延制备方法以及环栅结构，其中的方法包括：提供一衬底，在所述衬底上形成多个鳍片，沿沟道方向，相邻的两个鳍片之间具有凹槽；在所述衬底上淀积非晶硅层；对所述非晶硅层进行退火，以使所述非晶硅层结晶形成单晶硅层；以所述单晶硅层的表面为起始表面，外延生长锗硅材料，形成锗硅体层；在所述锗硅体层形成环栅结构的源/漏区；通过在凹槽淀积非晶硅层，然后将非晶硅层经过退火处理结晶成单晶硅层，以单晶硅层为起始表面生长锗硅体层的方法，能够制备出无位错高质量的硅锗体层，为沟道提供足够的应力，提升环栅器件的空穴迁移率，进而提高环栅器件的开启电流。

公开(公告)号：CN113517402A

公开(公告)日：2021-10-19

申请号：CN202110677821.9

申请日：2021-06-18

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 王晨 ,  张卫 ,  黄阳 ,  唐灵芝

IPC: H01L51/10 ,  H01L51/30 ,  H01L51/05 ,  H01L51/40

Abstract: 本发明提供了双向阈值对称的选通器，所述双向阈值对称的选通器包括衬底、第一银电极、阻变层和第二银电极，阻变层的组成材料为有机无机杂化钙钛矿，选通器采用了平面对称的双电极结构，在电压刺激下，保证了选通器的第一银电极和第二银电极均能够提供足够的银源，有利于获得双向阈值对称的选通特性，结构简单。本发明还提供了所述双向阈值对称的选通器的制备方法，包括通过真空热蒸发工艺，在衬底的顶面上沉积第一银电极和第二银电极，通过紫外臭氧设备处理沉积有第一银电极和第二银电极的衬底，配制有机无机杂化钙钛矿溶液，通过旋涂工艺对有机无机钙钛矿溶液进行旋涂，形成钙钛矿薄膜。所述双向阈值对称的选通器的制备方法简单，成本低。

公开(公告)号：CN113284806A

公开(公告)日：2021-08-20

申请号：CN202110538164.X

申请日：2021-05-18

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 刘桃 ,  徐敏 ,  张卫 ,  汪大伟 ,  王晨 ,  陈鲲 ,  杨静雯 ,  孙新 ,  潘哲成 ,  吴春蕾 ,  徐赛生 ,  尹睿

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/08

Abstract: 本发明提供了一种环栅器件及其源漏制备方法、器件制备方法、电子设备，其中，环栅器件的源漏制备方法，包括：在基底上形成鳍片，以及横跨所述鳍片的伪栅极单元，所述鳍片包括交替层叠的预备沟道层与预备牺牲层；所述伪栅极单元的数量为多个，多个所述伪栅极单元沿所述预备沟道层的沟道方向依次分布；刻蚀掉相邻两个伪栅极单元之间的预备牺牲层部分；对相邻两个伪栅极单元之间的预备沟道层部分进行刻蚀减薄，并保留部分沟道层材料作为种子层；基于所述种子层，外延源漏的锗硅体层，并在所述锗硅体层形成源极与漏极。

公开(公告)号：CN113283085A

公开(公告)日：2021-08-20

申请号：CN202110585878.6

申请日：2021-05-27

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 王晨 ,  张卫 ,  黄阳 ,  唐灵芝

IPC: G06F30/20 ,  G16C10/00 ,  G16C20/10 ,  G06F119/08 ,  G06F119/14

Abstract: 本发明提供了一种选通器开关的仿真方法，包括通过划分格点的方式建立选通器开关的二维模型，根据所述二维模型的参数计算银原子氧化概率、银离子还原概率、银离子迁移概率以及银原子扩散概率，根据所述银原子氧化概率、所述银离子还原概率、所述银离子迁移概率以及所述银原子扩散概率更新银原子在所述二维模型中的占位，以实现银原子的堆积和扩散，能够直观地观察选通器在选通开关过程中银导电细丝在阻变层中的生长演化过程，从各个方面揭示了选通器开关的微观阻变过程，保证了选通器开关仿真的准确性。本发明还提供了一种选通器开关的系统。

公开(公告)号：CN110416287B

公开(公告)日：2020-10-30

申请号：CN201910618158.8

申请日：2019-07-10

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 张卫 ,  王晨 ,  田梓良 ,  何振宇 ,  顾正豪 ,  李涵 ,  甘露荣 ,  陈琳 ,  孙清清

IPC: H01L29/10 ,  H01L29/16 ,  H01L29/36 ,  H01L21/336 ,  H01L27/108

Abstract: 本发明属于半导体技术领域，具体为一种外延TFET沟道的半浮栅晶体管及其制备方法。本发明的半浮栅晶体管包括：衬底，具有第一掺杂类型，并有第二掺杂类型的重掺杂区；第一栅氧化层，部分覆盖重掺杂区；轻掺杂硅层，在重掺杂区表面上并延伸覆盖部分第一栅氧化层；第一多晶硅层，具有第一掺杂类型，在第一栅氧化层上，并覆盖部分所述轻掺杂硅层；第二栅氧化层，在第一多晶硅层和轻掺杂硅层上；第二多晶硅层，具有第二掺杂类型，在第二栅氧化层上；栅极侧墙；源区和漏区，在衬底中、栅极侧墙两侧。本发明提高了沟道和漏端电场随位置变化的斜率，使得TFET的隧穿从点隧穿变为面隧穿，从而大大提高半浮栅晶体管的隧穿几率，提高器件的速度。

公开(公告)号：CN110416086A

公开(公告)日：2019-11-05

申请号：CN201910618213.3

申请日：2019-07-10

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 张卫 ,  王晨 ,  李涵 ,  田梓良 ,  何振宇 ,  顾正豪 ,  甘露荣 ,  陈琳 ,  孙清清

IPC: H01L21/336 ,  H01L29/788 ,  H01L29/423 ,  H01L29/06 ,  H01L21/265 ,  H01L21/324

Abstract: 本发明属于半导体技术领域，具体为一种FD-SOI结构的半浮栅晶体管及其制备方法。晶体管包括：SOI衬底，SOI衬底内具有第一类型掺杂区和第二类型的轻掺杂区，两区相互邻接；第一栅极叠层，包括第一栅氧化层和第一多晶硅层，第一栅氧化层覆盖第一类型掺杂区，并部分覆盖轻掺杂区，第一多晶硅层具有第一掺杂类型，覆盖第一栅氧化层，并延伸至轻掺杂区，与之相接触；第二栅极叠层，包括第二栅氧化层和第二多晶硅层，形成在第一多晶硅层上；栅极侧墙，形成在第一栅极叠层和第二栅极叠层两侧；源区和漏区，形成在半导体衬底中、第一、第二栅极叠层两侧。本发明的寄生电容更小，漏电流更低，器件的运行速度更快；此外还消除了闩锁效应。

公开(公告)号：CN119996139A

公开(公告)日：2025-05-13

申请号：CN202510141438.X

申请日：2025-02-08

Applicant: 复旦大学

Inventor： 余建军 ,  龙健宇 ,  王晨 ,  桑博涵

IPC: H04L27/26 ,  H04L27/00

Abstract: 本发明属于光生毫米波通信技术领域，具体涉及一种光生毫米波通信系统及其信道响应估计方法，可以实现在光生毫米波通信系统中直接估计信道响应，该方法先利用滤波器均衡方式补偿采样频率偏移，再利用滤波器均衡方式人为添加特定数值的采样频率偏移，最后对收发信号做互相关同步并提取同步峰，其中任何一个同步峰组即为估计出的信道响应。与现有技术相比，本发明具有实现简单、复杂度低、灵活性强等优点，且由于是在数字信号处理中实现，可极大地提升系统的灵活性。