公开(公告)号：CN111490045A

公开(公告)日：2020-08-04

申请号：CN202010346659.8

申请日：2020-04-27

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 朱宝 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L27/105 ,  H01L29/24 ,  H01L29/417 ,  H01L29/43

Abstract: 本发明属于半导体存储器技术领域，具体为一种基于二维材料的半浮栅存储器及其制备方法。本发明半浮栅存储器包括：L型底栅；覆盖底栅表面的阻挡层；L型半浮栅层，为第一类二维材料，顶部与底栅的顶部持平；半浮栅底部上的半闭合隧穿层，为第二类二维材料，其上表面与半浮栅的顶部相持平；覆盖半浮栅和半闭合隧穿层的沟道层，为第三类二维材料，其上表面与阻挡层的顶部相持平；沟道表面的源极和漏极，为第四类二维材料；第一类二维材料和第三类二维材料构成二极管，第一类二维材料、第三类二维材料与阻挡层、底栅构成栅控二极管。本发明器件可靠性好，数据擦写速度快，且可增加数据保持时间；此外，器件具有较小的体积，适合用于超薄电子设备中。

公开(公告)号：CN111477628A

公开(公告)日：2020-07-31

申请号：CN202010346225.8

申请日：2020-04-27

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 朱宝 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L27/11521 ,  H01L27/11568

Abstract: 本发明属于集成电路存储器技术领域，具体为一种半浮栅TFT存储器及其制备方法。本发明半浮栅TFT存储器包括：L型背栅；背栅底部上的L型阻挡层，其顶部与所述背栅的顶部相持平；在阻挡层底部上的L型浮栅，其顶部与所述阻挡层的顶部相持平；在浮栅底部的隧穿层，其上表面与所述浮栅的顶部相持平；在隧穿层和浮栅的上表面的沟道；在沟道上的源极和漏极；所述浮栅和沟道均为半导体材料，而且具有相反的导电类型，所述浮栅、所述沟道、所述阻挡层以及所述背栅构成栅控二极管。本发明的半浮栅TFT存储器数据写入和擦除全部通过栅控二极管来实现，可以加快数据擦写速度。

公开(公告)号：CN111293085A

公开(公告)日：2020-06-16

申请号：CN202010083084.5

申请日：2020-02-07

Applicant: 复旦大学

Inventor： 包文中 ,  郭晓娇 ,  马顺利 ,  陆叶 ,  张卫

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/06

Abstract: 本发明属于半导体技术领域，具体为基于二维过渡金属硫族化合物和碲的三维CMOS及其制备方法。本发明的三维CMOS由一层TMDs为活性层的N沟道场效应晶体管和一层单质碲（Te）为活性层的P沟道场效应晶体管连接而成；这种三维结构的CMOS可实现反相器、与非门、或非门等数字逻辑，以及其他模拟电路和射频模拟电路的功能。制备方法包括：器件基底的准备；制备TMDs或单质Te，无掩膜光刻制备底层场效应晶体管；单质Te或TMDs及其场效应晶体管（通孔及氧化物保护层）的制备。本发明通过无掩膜光刻制备三维的CMOS，其器件具有多功能集成、缩短互连、提高集成度、降功耗等优势。

公开(公告)号：CN107665894B

公开(公告)日：2020-04-28

申请号：CN201710815408.8

申请日：2017-09-12

Applicant: 复旦大学

Inventor： 周鹏 ,  刘春森 ,  张卫

IPC: H01L27/11521

Abstract: 本发明属于半导体存储器技术领域，具体为一种基于二维半导体材料的半浮栅存储器及其制备方法。本发明利用二维材料能带工程，实现了准‑非挥发存储特性，在写入速度纳秒级的情况下，数据保持能力达到几十秒，这一特性对于大幅降低随机存储器的功耗有重大帮助。本发明的二维半浮栅存储器的制备方法，包括能带设计、材料堆叠设计和电极版图设计。该存储器在保持纳秒级写入特性的前提下，大幅提升数据保持能力至几十秒；数据保持能力的提高可以极大的降低高速存储技术由于频繁刷新导致的功耗问题。

公开(公告)号：CN111048584A

公开(公告)日：2020-04-21

申请号：CN201911334848.7

申请日：2019-12-23

Applicant: 复旦大学

Inventor： 周德金 ,  冯黎 ,  李晓茜 ,  张卫 ,  卢红亮 ,  黄伟

IPC: H01L29/737 ,  H01L29/10 ,  H01L23/64 ,  H01L21/331

Abstract: 本发明提供了一种高线性氮化镓HBT射频功率器件及其制备方法，属于射频功率器件领域。本发明提供了一种高线性氮化镓HBT射频功率器件，包括：外延材料层；次集电层；集电层；氮化硅层；集电极接触孔金属层；P-氮化镓基层；发射极层；P型多晶硅层；以及基极金属层。因为本发明在P-GaN非本征基区采用成熟的P型Si半导体实现自镇流结构，同时利用多晶硅互连线Rb为镇流电阻，采用了多晶硅互连线有效地缩短非本征基区区域。所以，本发明可以利用这个负反馈结构降低器件I-V中的非线性分量，能够降低RC延迟时间，明显提高器件高的fT、fmax高频参数。

公开(公告)号：CN110416086A

公开(公告)日：2019-11-05

申请号：CN201910618213.3

申请日：2019-07-10

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 张卫 ,  王晨 ,  李涵 ,  田梓良 ,  何振宇 ,  顾正豪 ,  甘露荣 ,  陈琳 ,  孙清清

IPC: H01L21/336 ,  H01L29/788 ,  H01L29/423 ,  H01L29/06 ,  H01L21/265 ,  H01L21/324

Abstract: 本发明属于半导体技术领域，具体为一种FD-SOI结构的半浮栅晶体管及其制备方法。晶体管包括：SOI衬底，SOI衬底内具有第一类型掺杂区和第二类型的轻掺杂区，两区相互邻接；第一栅极叠层，包括第一栅氧化层和第一多晶硅层，第一栅氧化层覆盖第一类型掺杂区，并部分覆盖轻掺杂区，第一多晶硅层具有第一掺杂类型，覆盖第一栅氧化层，并延伸至轻掺杂区，与之相接触；第二栅极叠层，包括第二栅氧化层和第二多晶硅层，形成在第一多晶硅层上；栅极侧墙，形成在第一栅极叠层和第二栅极叠层两侧；源区和漏区，形成在半导体衬底中、第一、第二栅极叠层两侧。本发明的寄生电容更小，漏电流更低，器件的运行速度更快；此外还消除了闩锁效应。

公开(公告)号：CN110066986A

公开(公告)日：2019-07-30

申请号：CN201910352481.5

申请日：2019-04-29

Applicant: 复旦大学

Inventor： 卢红亮 ,  马宏平 ,  杨佳赫 ,  张卫

IPC: C23C16/30 ,  C23C16/455

Abstract: 本发明公开了一种利用原子层沉积一步法可控制备不同氧氮含量的GaON薄膜的方法。本发明利用PEALD制备技术，通过使用前驱体三甲基镓作为镓源，NH3与O2等离子体作为氮源和氧源。将反应气体按比例同时通入反应腔体，通过调控NH3与O2气体的流量比，从而在衬底上可控制备一定氧氮含量的高质量GaON薄膜。本发明方法制备的GaON薄膜可以达到厚度原子量级可控和大面积的均匀性。本发明制备的GaON薄膜，由于氧氮含量可控，带隙可调，具有良好光电性能，在传感器、光电探测、微电子器件、光电催化和能源等领域具有重要的科学价值和广泛的应用前景。

公开(公告)号：CN107482014B

公开(公告)日：2019-04-12

申请号：CN201710538920.2

申请日：2017-07-04

Applicant: 复旦大学

Inventor： 丁士进 ,  钱仕兵 ,  刘文军 ,  张卫

IPC: H01L27/11568

Abstract: 本发明公开了一种多级单元薄膜晶体管存储器及其制备方法，所述存储器的结构从下至上依次设置有：栅电极、电荷阻挡层、电荷俘获层、电荷隧穿层、有源区以及源、漏电极；其中，所述电荷隧穿层将所述电荷俘获层完全包围，以使所述电荷俘获层与外界完全隔离；所述电荷俘获层的材料为ZnO、In2O3、Ga2O3、SnO2、InSnO或IGZO中的任意一种。本发明所制备的薄膜晶体管存储器的电荷俘获层完全被电荷隧穿层包围，与外界完全隔离，防止了在工艺过程中电荷俘获层的物理性质和化学组成发生改变，减少了存储在电荷俘获层中电荷的流失，提高了数据的保持特性和器件性能的稳定性；采用金属氧化物半导体薄膜作为存储器的电荷俘获层，可以实现多级单元存储，提高了存储密度。

公开(公告)号：CN109576677A

公开(公告)日：2019-04-05

申请号：CN201811618347.7

申请日：2018-12-28

Applicant: 复旦大学

Inventor： 卢红亮 ,  马宏平 ,  陈金鑫 ,  张卫

IPC: C23C16/50 ,  C23C16/30 ,  C23C16/455

CPC classification number: C23C16/308 ,  C23C16/4554

Abstract: 本发明公开了一种利用等离子体增强原子层沉积可控制备不同氧含量SiON薄膜的方法。本发明利用等离子体增强原子层沉积PEALD制备技术，通过使用前驱体四（二甲氨基）硅烷作为硅源，N2与O2等离子体作为氮源和氧源。将其同时通入反应腔体，通过调控N2与O2反应气体的流量比，在基底上实现氧含量精确可控的高质量SiON薄膜生长。相比其他传统的物理或化学镀膜方法，本发明制备方法生长温度低、简易高效，不仅可以实现SiON薄膜中氧氮含量的精确调控，而且可以达到生长的薄膜厚度原子量级可控和大面积的均匀性。本发明制备的氧含量可调控的SiON薄膜在传感器、光电探测、微电子器件等领域具有广泛的应用前景。

公开(公告)号：CN109560134A

公开(公告)日：2019-04-02

申请号：CN201811227070.5

申请日：2018-10-22

Applicant: 复旦大学

Inventor： 张卫 ,  卢红亮 ,  黄伟 ,  蒋西西

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335

Abstract: 本发明属于半导体器件技术领域，具体为GaN基功率器件及其制备方法。本发明采用p型多晶硅作为漏极，通过漏极的空穴注入，实现两种载流子同时导电，实现电导调制，从而降低器件的导通电阻Ron，并利用两种载流子的电负性相吸，有效减小器件的表面漏电和提高击穿电压。另外，本发明采用P型多晶硅栅极和漏极集成电路工艺实现增强型GaN基功率器件，以支持未来的硅基GaN量产化技术。