公开(公告)号：CN104124273A

公开(公告)日：2014-10-29

申请号：CN201310306347.4

申请日：2013-07-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄玉莲 ,  李东颖 ,  陈忠贤 ,  刘继文

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/1054 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明公开了一种具有应变缓冲层的MOS器件及其形成方法，该期间包括：衬底；隔离区，延伸至衬底内；以及半导体鳍，高于隔离区的顶面。半导体鳍具有第一晶格常数。半导体区包括：侧壁部分，位于半导体鳍的相对两侧；以及顶部，位于半导体鳍的上方。半导体区具有不同于第一晶格常数的第二晶格常数。应变缓冲层位于半导体鳍和半导体区之间并且与其接触。应变缓冲层包括氧化物。

公开(公告)号：CN220068184U

公开(公告)日：2023-11-21

申请号：CN202320058537.8

申请日：2023-01-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 凯雷姆 ,  阿卡尔瓦达尔 ,  林毓超 ,  云惟胜 ,  余绍铭 ,  陈自强 ,  李东颖

IPC: H10B63/10 ,  H10N70/20

Abstract: 本实用新型提供一种半导体结构。一种半导体结构，包括第一介电层，电极，第二介电层以及相变化材料。电极位于所述第一介电层内。第二介电层位于所述电极内。相变化材料上覆于所述第一介电层、所述电极和所述第二介电层。所述电极的最上层表面至少位于以下其中一者：位于所述第一介电层的最上层表面上方；位于所述第二介电层的最上层表面上方；或者位于所述相变化材料的最下层表面上方。