一种具有解耦合反向导通能力的增强型GaNHEMT及其制作方法

    公开(公告)号:CN117276335A

    公开(公告)日:2023-12-22

    申请号:CN202311541154.7

    申请日:2023-11-20

    Applicant: 南京大学

    Abstract: 本发明公开了一种具有解耦合反向导通能力的增强型GaN HEMT及其制作方法,在该晶体管栅极区域,p型氮化镓层上分段分布有第一栅区域金属和第二栅区域金属,其中第一栅区域金属由第一肖特基金属层与第二欧姆金属层组成,第二栅区域金属仅由第二肖特基金属层组成;第一栅区域金属和第二栅区域金属之间填充有介质层,第一栅区域金属上方设有互联金属层且与源极上方的互联金属层相连,形成反向续流二极管;第二栅区域金属上方设有栅极金属层,作为该晶体管的真实栅极。本发明将晶体管的反向开启电压与栅极阈值电压解耦合,降低了反向开启电压,减小了反向导通损耗,在反向工作状态时不受栅极电压的控制,栅极漏电流低,制备简单,集成度高。

    半导体器件原位测试系统
    102.
    发明公开

    公开(公告)号:CN117110824A

    公开(公告)日:2023-11-24

    申请号:CN202311370126.3

    申请日:2023-10-23

    Applicant: 南京大学

    Abstract: 本发明公开了半导体器件原位测试系统,涉及半导体性能测试技术领域。本发明包括静态测试单元、静态测试通道、动态测试单元、动态测试通道和通道切换控制单元;静态测试单元经静态测试通道连接待测半导体器件,静态测试单元用于输出静态测试信号并显示待测半导体器件的静态测试数据;动态测试单元经动态测试通道连接待测半导体器件,动态测试单元用于输出动态测试信号并显示待测半导体器件的动态测试数据;通道切换控制单元分别连接静态测试通道和动态测试通道。本发明可以实现第三代半导体器件的静态特性、动态特性和退化特性测试。

    基于超材料结构的偏振光调制器及其制备方法

    公开(公告)号:CN115373160A

    公开(公告)日:2022-11-22

    申请号:CN202111169488.7

    申请日:2021-10-08

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于超材料结构的偏振光调制器及其制备方法。该偏振调制器包括超材料结构、ITO导电层、P型电极层、N型电极层和发光器件,其中,ITO导电层设于发光器件的表面,超材料结构和P型电极层位于ITO导电层上;超材料结构包括两个金属微纳结构层以及电介质隔离层,电介质隔离层位于两个金属微纳结构层之间。本发明基于偏振非对称转换的思路,使某一种线偏振光的能量全部或部分转换为与之正交的线偏振光,可突破传统50%能量损失的瓶颈。此外,本发明的制备方法基于材料生长和集成电路工艺,具有器件制备简单、便于集成、成本低等优点。

    基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件及方法

    公开(公告)号:CN114628495A

    公开(公告)日:2022-06-14

    申请号:CN202210157686.X

    申请日:2022-02-21

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于P型帽层低膝点电压的增强型AlGaN/GaN HEMT器件及方法。其器件包括自下而上依次设置的衬底、缓冲层、GaN沟道层、AlN中间层和AlGaN势垒层;AlGaN势垒层上方设有电子气恢复层,电子气恢复层上刻蚀或者腐蚀出源极区域、漏极区域以及栅极区域,栅极区域位于源极区域和漏极区域之间,其中,源极区域设有源电极,漏极区域设有漏电极,栅极区域设有栅区P型帽层和栅电极,栅电极位于栅区P型帽层上方。本发明在AlGaN势垒层上沉积兼容剥离工艺无刻蚀损伤的P型帽层,使栅区P型帽层和栅电极同步成型,并且在耗尽沟道电子实现增强型工作的同时,改变沟道的电场分布,促进器件膝点电压的降低。

    一种新型碳化硅雪崩二极管阵列良率及击穿电压测试方法

    公开(公告)号:CN109031059B

    公开(公告)日:2021-01-19

    申请号:CN201810662970.6

    申请日:2018-06-25

    Abstract: 本发明公开了一种新型碳化硅雪崩二极管阵列良率及击穿电压测试方法,包括:随机选取新型碳化硅雪崩二极管阵列中两个以上的器件测试I‑V特性,得到击穿电压平均值Vb;取1.1Vb作为测试最高电压,对新型碳化硅雪崩二极管阵列中单个器件上加偏置电压,并逐渐增加偏压到测试最高电压;以电流大小分别为10‑7A和10‑6A作为击穿点和限流点,初步判断器件是否可用;在单个器件上加偏置电压,判断器件是否因高压测试而损坏。本发明减小了SiC基APD阵列测试周期,提高了测试SiC基APD击穿电压的精度,提高了阵列内器件工作的一致性,降低了测试对器件造成的损伤,提高了测试人员的安全性。

    一种新型碳化硅雪崩二极管阵列良率及击穿电压测试方法

    公开(公告)号:CN109031059A

    公开(公告)日:2018-12-18

    申请号:CN201810662970.6

    申请日:2018-06-25

    Abstract: 本发明公开了一种新型碳化硅雪崩二极管阵列良率及击穿电压测试方法,包括:随机选取新型碳化硅雪崩二极管阵列中两个以上的器件测试I‑V特性,得到击穿电压平均值Vb;取1.1Vb作为测试最高电压,对新型碳化硅雪崩二极管阵列中单个器件上加偏置电压,并逐渐增加偏压到测试最高电压;以电流大小分别为10‑7A和10‑6A作为击穿点和限流点,初步判断器件是否可用;在单个器件上加偏置电压,判断器件是否因高压测试而损坏。本发明减小了SiC基APD阵列测试周期,提高了测试SiC基APD击穿电压的精度,提高了阵列内器件工作的一致性,降低了测试对器件造成的损伤,提高了测试人员的安全性。

    一种制备自支撑GaN衬底材料的方法

    公开(公告)号:CN107611004A

    公开(公告)日:2018-01-19

    申请号:CN201710691390.5

    申请日:2017-08-14

    Applicant: 南京大学

    Abstract: 一种制备自支撑GaN衬底材料的方法,在衬底如蓝宝石或硅片上用水热法生长氧化镓纳米柱有序阵列,并在氨气气氛中对氧化镓纳米柱进行部分或全部氮化形成氮化镓包覆氧化镓即GaN@Ga2O3或者GaN纳米柱有序阵列;在上述含有GaN纳米柱有序阵列的衬底上进行GaN的氢化物气相外延(HVPE)横向外延和厚膜生长,获得低应力高质量的GaN厚膜材料;利用化学腐蚀去掉界面层氧化镓即可获得自支撑GaN衬底材料;或者利用氧化镓/氮化镓与异质衬底如蓝宝石之间的热应力,采用控制降温速率的方法实现纳米柱与蓝宝石衬底的原位自分离获得GaN衬底材料。

    一种大尺寸GaN衬底的制备方法

    公开(公告)号:CN107574477A

    公开(公告)日:2018-01-12

    申请号:CN201710692091.3

    申请日:2017-08-14

    Applicant: 南京大学

    Abstract: 一种大尺寸GaN衬底材料的制备方法,在蓝宝石或硅片衬底上利用溶胶-凝胶法制备大尺寸、厚度均匀的氧化镓薄膜,并在氨气气氛中对氧化镓进行部分或全部氮化形成GaN/Ga2O3或者GaN薄膜作为缓冲层;在上述含有GaN薄膜缓冲层的衬底上进行GaN的氢化物气相外延(HVPE)同质厚膜生长,获得厚度均匀分布的大尺寸GaN厚膜材料;利用化学腐蚀去掉界面层氧化镓即获得自支撑GaN衬底材料;或使用传统的激光剥离等方法去除异质衬底获得GaN自支撑衬底材料。

Patent Agency Ranking