-
公开(公告)号：CN103871463A
公开(公告)日：2014-06-18
申请号：CN201410115086.2
申请日：2014-03-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56
Abstract: 本发明提供一种相变存储器阵列堆叠结构及其操作方法，所述相变存储器阵列堆叠结构至少包括：若干相变存储块、全局位线、本地位线、块位线、第一选通门和第二选通门；其中，每块所述相变存储块中包括至少四列相变电阻，每列中所述相变电阻分别对应连接至一块位线，至少两根所述块位线分别连接一第二选通门，至少两个第二选通门连接至同一本地位线，至少两个所述本地位线通过一所述第一选通门连接至所述全局位线。所述相变存储器阵列堆叠结构通过全局位线将所有块位线统一连接在一起，全局位线的最大负载仅由存储块中的块位线长度决定，从而极大的减少了寄生电容的产生，从而避免了大容量的相变存储器中会产生的较大的信号延时和较大的功耗。
-
公开(公告)号：CN103824591A
公开(公告)日：2014-05-28
申请号：CN201410108203.2
申请日：2014-03-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供一种相变存储器系统，至少包括：I2C接口电路模块、交互电路模块和相变存储器模块；所述相变存储器模块包括存储阵列；I2C接口电路模块分别与交互电路模块和相变存储器模块相连，其中，所述交互电路模块适于在接收所述前字节数据读取信号或者所述字节数据发送信号时，一一选通被所述字节地址信号选中的字节存储阵列中的存储位，并一一提供所对应的读/写触发信号，以使得所述I2C接口电路模块从所述字节地址信号对应的字节存储阵列中读出相应的串行读出数据或者使得所述I2C接口电路模块向所述字节地址信号对应的字节存储阵列中写入相应的串行写入数据。所述相变存储器系统无论从功耗还是速率方面，相变存储器都优于传统的EEPROM。
-
公开(公告)号：CN103019955A
公开(公告)日：2013-04-03
申请号：CN201110300660.8
申请日：2011-09-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F12/08
Abstract: 本发明提供一种基于PCRAM主存应用的内存管理方法，应用在由CPU、内存以及外存构建的系统中，该内存管理方法是：将DRAM缓存作为PCRAM主存的缓存，系统将DRAM缓存中的闲置页以循环均衡方式置换到PCRAM主存；于CPU执行写数据的操作时，CPU检测DRAM缓存中是否存在要写的数据页，存在则将数据写入DRAM缓存，否则将要写的数据页由PCRAM主存读入到DRAM缓存之后再进行写操作，实现了CPU写操作时对PCRAM主存所需求的擦写次数及写速度、疲劳特性等性能的需求；于CPU执行读数据的操作时，CPU首先访问DRAM缓存，并在DRAM缓存中未读取到要访问的数据页时，CPU访问PCRAM主存进行读取，实现CPU可直接读取DRAM缓存及PCRAM主存内的数据，大大节省了系统读操作时的工作量。
-
公开(公告)号：CN102403988B
公开(公告)日：2013-03-27
申请号：CN201110435853.4
申请日：2011-12-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K17/22
Abstract: 本发明提供一种上电复位电路，所述上电复位电路包括检压模块、施密特触发器、反相控制模块及脉冲整形模块。电源上电过程，检压模块检测电源电压变化并输出采样信号；采样信号进入施密特触发器输出阶跃信号，所述阶跃信号一方面输出至所述检压模块用于控制检压模块的快速泻流以拉低采样信号，另一方面通过反相控制模块反相后用于控制检压模块的开关泄流，最后所述阶跃信号经过脉冲整形模块的延迟与异或后输出上电复位信号。本设计结构简单，利用两路反馈控制信号与施密特触发器本身的迟滞特性，本电路得到很高稳定性和抗噪特性且上电结束后电路静态功耗很低。
-
公开(公告)号：CN102931206A
公开(公告)日：2013-02-13
申请号：CN201210461713.9
申请日：2012-11-16
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种高密度相变存储器电路结构及其制备方法，所述相变存储器结构包括选通管及n个相变电阻，所述选通管的源端接地，栅端接字线WL；所述n个相变电阻并列排布，各该相变电阻的一端共同连接在所述选通管的漏端，各该相变电阻的另一端分别连接各自的位线，其中n为整数，n≧2。本发明能够在不改变选通管尺寸的前提下，通过改变相变存储单元及其版图结构，提高相变存储器的密度，获得高密度相变存储器。
-
Patent Agency Ranking
公开(公告)号：CN102866896A
公开(公告)日：2013-01-09
申请号：CN201110186989.6
申请日：2011-07-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F9/445
Abstract: 本发明提供一种基于单存储器的嵌入式设备的启动系统，其至少包括：中央处理器，系统总线，外围总线设备，以及一单类型存储器，其中，所述单类型存储器通过所述系统总线与所述中央处理器连接，所述单类型存储器划分有启动程序存储区、内核存储区、文件系统存储区、以及系统RAM区，以使所述嵌入式设备在常规和XIP的两种启动模式下执行启动作业，进而可实现存储空间的共享，根据需求可以调整各个存储区的大小，便于实现软件升级及嵌入式设备的高效运行；同时可简化CPU接口，节约I/O引脚数量，在一些应用中甚至可以使用不带DRAM控制器的CPU以达到节约成本的目的。
-
公开(公告)号：CN102750985A
公开(公告)日：2012-10-24
申请号：CN201110100806.4
申请日：2011-04-21
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供的一种电可编程开关电路，包括：具有第一连接端及接地端的相变单元。本发明提供的另一种电可编程开关电路，包括：具有第一连接端及第二连接端的第一相变单元，且所述第一连接端及第二连接端都非接地端；以及与所述第一连接端连接以便能与所述相变单元构成电流通路的环路器件。由前所述，通过控制流入相变单元的电流可实现对电可编程开关电路的多次可逆编程。
-
公开(公告)号：CN102456396A
公开(公告)日：2012-05-16
申请号：CN201010522325.8
申请日：2010-10-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储阵列的位线结构，该结构中所有位线分处于不同的布线层，例如，相邻两位线中的一者处于第一布线层、而另一者处于第二布线层，或者相邻两位线中的一者的一部分处于第一布线层、另一部分处于第二布线层，而相邻两位线中的另一者的一部分处于第二布线层，另一部分处于第一布线层等等，如此可增大相邻位线间的间距，进而降低位线间的干扰。
-
公开(公告)号：CN101795134B
公开(公告)日：2011-12-21
申请号：CN201010127286.1
申请日：2010-03-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K19/20
Abstract: 本发明涉及一种降低CMOS瞬态功耗的电路，包括由PMOS晶体管与NMOS晶体管连接构成的CMOS门电路，所述PMOS晶体管的源极接入电源电平；在该门电路上拉网络的PMOS晶体管的基极与电源之间，接入一个隔离器件，使得该基极与电源端隔离。同时对该基极增加稳压器件，使得该基极电压值保持一定范围内的恒定。由此，在门电路输入信号进行切换的过程中，不会引起由电源经过基极到输入端的馈通电流，从而降低了CMOS集成电路的瞬态功耗，又由于存在稳压器件，保证了基极电位始终不变，不会影响逻辑门电路操作。
-
公开(公告)号：CN102231597A
公开(公告)日：2011-11-02
申请号：CN201110190021.0
申请日：2011-07-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H02M3/07
Abstract: 本发明提供一种电荷泵及其工作方法，包括：包括多个第一受控开关、第二受控开关、及至少两个电荷转移电容的电荷转移电路；连接在所述电荷转移电路输出端的稳压电容；用于根据输入的模式信号输出相应的参考电压的参考电压发生电路；用于比较参考电压与一个电荷转移电容的端电压，以输出控制第二受控开关开闭的控制信号的比较电路；以及控制信号产生电路，用于根据输入的模式信号提供相应多个分别用于控制一个第一受控开关开闭的控制信号，以使包括与比较电路连接的电荷转移电容在内的至少一电荷转移电容在不同模式下通过第一受控开关与第二受控开关的开闭来重复工作在充电与向所述稳压电容转移电荷的工作状态，从而使所述稳压电容输出期望电压。
-
-
-
-
-
-
-
-
-
Search Results
210
records
(took 0.052 seconds)
