公开(公告)号：CN100568381C

公开(公告)日：2009-12-09

申请号：CN200610136607.8

申请日：2006-10-31

申请人： 国际商业机器公司

发明人： 凯文·C·高尔 ,  弗兰克·D·费雷奥洛 ,  马丁·L·施马茨

IPC分类号： G11C7/10 ,  G11C7/00 ,  G06F13/16

CPC分类号： G06F13/4234 ,  G06F13/1689

摘要： 一种用于获得存储器系统的时钟的系统和方法。所述方法包括在集线器设备处接收参考振荡器时钟。集线器设备经由控制器接口与控制器通道进行通信，以及经由存储器接口与存储器设备进行通信。从参考振荡器时钟获得按基时钟频率操作的基时钟。通过把基时钟乘以存储器乘数来获得存储器接口时钟。通过把基时钟乘以控制器乘数来获得控制器接口时钟。存储器接口时钟施加于存储器接口，控制器接口时钟施加于控制器接口。

公开(公告)号：CN100562838C

公开(公告)日：2009-11-25

申请号：CN200610004874.X

申请日：2006-01-10

申请人： 三星电子株式会社

发明人： 李濬氾

IPC分类号： G06F1/32

CPC分类号： G06F13/1689 ,  G06F1/32 ,  G06F13/4086 ,  Y02D10/151

摘要： 一种电子装置被提供有一种被设计成减少功耗的分立电路元件的配置。这种配置包括：存储器；用于根据预定操作时钟产生控制存储器的控制信号的存储器控制器；和布置在存储器控制器和存储器之间用于允许向存储器传送控制信号的传输线，其中，通过操作时钟的变化控制所述控制信号的定时。

公开(公告)号：CN101568907A

公开(公告)日：2009-10-28

申请号：CN200780046928.1

申请日：2007-12-20

申请人： NXP股份有限公司

发明人： 阿南德·拉马钱德兰 ,  马诺基·钱德兰

IPC分类号： G06F13/16

CPC分类号： G06F13/1689 ,  Y02D10/14

摘要： 在需要较低功耗的电路中，提供了一种访问电子存储器的方法，从而在访问电子存储器中的数据时不需要激活的振荡器。因而本发明提供了一种从控制器访问电子存储器的方法，所述控制器从数据中产生其自己的时钟信号，与电耦合至控制器的总线通信。有利地，该方法使得在将电路的子集断电以减小功耗的情况下可以继续访问存储器，电路的子集之一是振荡器。

公开(公告)号：CN101266591A

公开(公告)日：2008-09-17

申请号：CN200810086416.4

申请日：2008-03-14

申请人： 富士通株式会社

发明人： 佐藤富由太 ,  古田昌之

IPC分类号： G06F15/167 ,  G06F13/38

CPC分类号： G06F13/1689

摘要： 本发明涉及一种数据传送装置和信息处理系统。数据传送单元基于管理表和来自CPU板的请求对高速缓冲存储器执行命中确定。如果所请求的数据在高速缓冲存储器中不可得到，则该数据传送单元从共享存储器以时间表中所存储的最优分组长度的分组的形式，以在传送前一个分组的同时读取下一个分组的方式读取并且依次传送所请求的数据。此外，该数据传送单元测量分组传送时间。分组长度优化单元基于数据传送单元计算的分组传送时间和时间表中所存储的数据，改变最优分组长度，以使得分组传送时间和分组读取时间之间的差最小。

公开(公告)号：CN100371911C

公开(公告)日：2008-02-27

申请号：CN200480001660.6

申请日：2004-07-29

申请人： 罗姆股份有限公司

发明人： 黑土勇二 ,  大平祥广

IPC分类号： G06F12/00

CPC分类号： G06F13/1689 ,  Y02D10/14

摘要： 为了控制同步存储器，需要同步信号并且通常使用时钟信号。结果，在功耗等方面有改进的余地。同步信号产生电路(22)从异步访问信号产生用于同步存储器的同步信号。主访问电路(24)产生满足所述同步信号所需的定时关系的命令。辅助访问电路(26)代表不同于主机CPU的数据处理实体而产生访问信号。RAM(30)为同步存储器。因为同步信号产生电路(22)和辅助访问电路(26)产生同步访问信号，所以保证了对同步存储器的有效访问，尽管从外部来看异步存储器得到控制。

公开(公告)号：CN1329796C

公开(公告)日：2007-08-01

申请号：CN99801540.7

申请日：1999-10-25

申请人： 松下电器产业株式会社

发明人： 五反田力

IPC分类号： G06F1/32

CPC分类号： H04N5/63 ,  G06F13/1689 ,  H04N5/44 ,  H04N21/4305 ,  H04N21/4436 ,  Y02D10/14

摘要： 一种用于电视机或其他视频电器内系统LSI提供的集成存储器的控制器和控制方法。在本发明的存储器控制器中，当输入与同步信号不同步的时钟信号中止命令信号时，产生与同步信号同步的中止命令信号。根据同步的中止命令信号中止集成存储器内的时钟信号。由于只有在集成存储器处于空闲状态时才中止时钟信号供给，所以可以节省系统LSI的功耗而不破坏集成存储器。

公开(公告)号：CN1921009A

公开(公告)日：2007-02-28

申请号：CN200610121576.9

申请日：2006-08-23

申请人： 三星电子株式会社

发明人： 朴英珍 ,  金圭成

IPC分类号： G11C11/4096

CPC分类号： G06F13/1689 ,  G11C7/04 ,  G11C7/1066 ,  G11C7/22 ,  G11C11/4076

摘要： 提供一种存储器控制器件和存储器控制方法，以便补偿在环境因素改变之后发生的附加延迟，并且允许平滑的写入操作。该存储器控制器件包括：控制器，其计算将系统时钟延迟一个周期所必需的延迟单元的数目作为延迟信息；以及补偿单元，其通过使用利用控制器信号计算的延迟信息来产生补偿控制信号。该补偿单元补偿在诸如电压或温度的环境因素改变之后发生的附加延迟。

公开(公告)号：CN1825794A

公开(公告)日：2006-08-30

申请号：CN200610004175.5

申请日：2006-02-23

申请人： 美国博通公司

发明人： 萨汉苏·贾因

IPC分类号： H04L7/06

CPC分类号： G11C7/1051 ,  G06F5/06 ,  G06F13/1689 ,  G11C7/1066 ,  H04L7/0008 ,  H04L7/0091 ,  H04L7/02 ,  H04L7/0337

摘要： 本发明公开了一种为接收自数据通信信道的源同步数据确定最优采样相位的网络设备。所述网络设备包括有用于提供数据模型以及同步自由运行时钟的发射器时钟域。所述网络设备还包括核心时钟的多个相位。所述网络设备进一步包括在核心时钟域内利用所述多个相位对由所述接收的时钟生成的数据模型进行采样以确定用于对从外部设备接收的数据进行采样的最优相位的装置。

公开(公告)号：CN1815464A

公开(公告)日：2006-08-09

申请号：CN200510077306.8

申请日：2005-06-20

申请人： 富士通株式会社

发明人： 酒卷秀行

IPC分类号： G06F13/42 ,  G06F1/04 ,  G06F1/12 ,  G11C7/00

CPC分类号： G06F13/1689 ,  G11C7/1051 ,  G11C7/106 ,  G11C7/1066 ,  G11C7/22 ,  G11C7/222 ,  H03K5/135 ,  Y02D10/14

摘要： 本发明公开了一种电路，该电路使具有不同定时的并行数据同步以用于传输。该同步数据传输电路包括多个第一触发电路、多个延迟电路和多个第二触发电路，其中在所述多个第一触发电路中，利用数据选通信号来设置并行数据。通过将第二触发电路配置为分担延迟量的产生，第二触发电路被用于同步数据传输电路的数据同步。这样，可以利用大大减少的延迟元件来配置延迟电路。

公开(公告)号：CN1790548A

公开(公告)日：2006-06-21

申请号：CN200510118434.2

申请日：2005-10-28

申请人： 三星电子株式会社

发明人： 朴砇建 ,  李镇旭

IPC分类号： G11C16/02 ,  G11C16/06 ,  G06F13/16

CPC分类号： G06F13/1673 ,  G06F13/1678 ,  G06F13/1689

摘要： 在快闪存储器数据存储装置中，嵌入了多级快闪输入缓冲单元，其中数据总线的宽度逐渐扩大，且控制时钟的周期被逐渐延长。在一个例子中，该快闪存储器数据存储装置使得其嵌入的快闪存储器在80纳秒的周期内被并行地以128位数据来访问，同时在20纳秒的周期期间与外部系统并行地进行16位数据的通信。该快闪存储器数据存储装置改进了快闪存储器和缓冲存储器间的数据速率，结果导致快闪存储器和外部系统间数据速率的显著提升。