公开(公告)号：CN102810540B

公开(公告)日：2015-05-27

申请号：CN201210268627.6

申请日：2012-07-31

Applicant: 电子科技大学

Inventor： 乔明 ,  温恒娟 ,  向凡 ,  周锌 ,  何逸涛 ,  张波 ,  李肇基

IPC: H01L27/02 ,  H01L29/78 ,  G01R19/00

Abstract: 一种具有电流采样功能的LDMOS器件，属于半导体功率器件技术领域。包括集成于同一半导体芯片的主功率LDMOS器件（100）和电流检测LDMOS器件（101）。本发明通过控制主功率器件和电流检测功率器件的沟道区宽度之比以实现电流采样。通过主功率器件和电流检测功率器件共用漏极结构以达到节省芯片面积的目的；同时通过短接主功率器件和电流采样功率器件各自的P+接触区和N+接触区（与各自的源极金属相连），并且将电流采样功率器件的P型体区做在一个N阱中、使得电流采样功率器件的P型体区与衬底完全隔离，实现了电流检测功率器件的源极电压浮动且消除了衬底去偏置效应，最终使得电流检测功率器件对主功率器件电流进行准确采样的目的。

公开(公告)号：CN104600118A

公开(公告)日：2015-05-06

申请号：CN201410829923.8

申请日：2014-12-26

Applicant: 电子科技大学

Inventor： 乔明 ,  周锌 ,  祁娇娇 ,  张波

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/78 ,  H01L29/0649 ,  H01L29/7816

Abstract: 本发明提供了一种减小热载流子效应的横向高压器件，属于半导体功率器件领域。本发明在传统横向高压器件的浅槽隔离区内设置了一个高介电常数介质块，使得第二导电类型阱区靠近高介电常数介质块附近的电场强度减小，载流子温度和碰撞电离率减小，抑制了热载流子注入到氧化层，有效降低了器件的热载流子效应，延长了器件的寿命。

公开(公告)号：CN103413831A

公开(公告)日：2013-11-27

申请号：CN201310388681.9

申请日：2013-08-30

Applicant: 电子科技大学

Inventor： 乔明 ,  李燕妃 ,  周锌 ,  许琬 ,  吴文杰 ,  陈涛 ,  胡利志 ,  张波

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明涉及半导体技术，具体的说是涉及一种横向高压器件及其制造方法。本发明的一种横向高压器件，其特征在于，通过推阱和离子注入工艺在第二种导电类型半导体漂移区中形成第一种导电类型半导体降场层，通过光刻和离子注入工艺，在第二种导电类型半导体漂移区的表面形成的第二种导电类型半导体重掺杂层。本发明的有益效果为，在保持高的击穿耐压的情况下，可以大大的降低器件比导通电阻，同时减小横向高压器件源端的电场峰值，避免强场效应，提高器件的击穿电压，具有更小的导通电阻，在相同的导通能力的情况下具有更小的芯片面积，并很好地优化器件的表面电场，同时，本发明提供的制造方法简单，工艺难度较低。本发明尤其适用于横向高压器件。

公开(公告)号：CN103022004A

公开(公告)日：2013-04-03

申请号：CN201210432010.3

申请日：2012-11-02

Applicant: 电子科技大学

Inventor： 乔明 ,  张昕 ,  许琬 ,  李燕妃 ,  周锌 ,  吴文杰 ,  张波

IPC: H01L23/528

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 一种高压集成电路的互连结构，属于半导体功率器件技术领域。本发明在具有横向高压功率器件的高压集成电路中，采用多条窄线宽的金属连线连接横向高压功率器件的漏极（或阳极）和高压电路，多条窄线宽的金属连线共同分担横向高压功率器件所承载的电流大小，各条窄线宽的金属连线之间具有相应的间距。本发明可以大大减小高压互连线场致电荷的产生，有效屏蔽互连线电位对器件表面电场的影响，增强了器件在具有高压互连线时的耐压，提高了器件的性能。本发明可用于具有单RESURF、双RESURF结构的LDMOS、LIGBT或3D RESURF LDMOS等功率器件的高压集成电路中。

公开(公告)号：CN102832249A

公开(公告)日：2012-12-19

申请号：CN201210333289.X

申请日：2012-09-11

Applicant: 电子科技大学

Inventor： 乔明 ,  何逸涛 ,  温恒娟 ,  向凡 ,  周锌 ,  吴文杰 ,  张波

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/739

Abstract: 一种MOS型功率半导体器件，属于半导体功率器件技术领域。本发明将常规MOS型功率半导体器件中并排位于P型阱区内沿器件宽度方向呈条状结构的P型杂质重掺杂区2和N型杂质重掺杂区1改变成沿器件宽度方向呈交替间隔分布。本发明能够大大减小寄生晶体管的开启几率，从而有效的防止器件二次击穿的发生，扩大器件安全工作区，提高器件的可靠性。同时，本发明寄生栅源电容相比传统结构减少约二分之一。最后，本发明在制造过程中只需改动P型杂质重掺杂区2和N型杂质重掺杂区1的注入掩膜版，即可赢得器件可靠性的巨大改善，简单易行。

公开(公告)号：CN102361031A

公开(公告)日：2012-02-22

申请号：CN201110318010.6

申请日：2011-10-19

Applicant: 电子科技大学

Inventor： 乔明 ,  周锌 ,  温恒娟 ,  何逸涛 ,  章文通 ,  向凡 ,  叶俊 ,  张波

IPC: H01L27/12 ,  H01L29/06 ,  H01L29/36

Abstract: 一种用于SOI高压集成电路的半导体器件，属于功率半导体器件领域。包括半导体衬底层、介质埋层、顶层硅；顶层硅中至少集成了高压LIGBT、NLDMOS和PLDMOS器件；介质埋层的厚度不超过5微米，顶层硅的厚度不超过20微米；高压器件底部、介质埋层表面上方的顶层硅中具有多个不连续的高浓度N+区(掺杂浓度不低于1e16cm-3)；高压器件之间采用介质隔离区隔离。器件还可集成低压MOS器件，高、低压器件之间采用介质隔离区隔离，不同的低压器件之间采用场氧化层隔离。本发明由于多个不连续高浓度N+区的引入，削弱了顶层硅电场同时增强了介质埋层电场，器件击穿电压大幅提高，可用在汽车电子、消费电子、绿色照明、工业控制、电源管理、显示驱动等众多领域的高压集成电路中。