-
公开(公告)号：CN113985173A
公开(公告)日：2022-01-28
申请号：CN202111254775.8
申请日：2021-10-27
Applicant: 哈尔滨工业大学
Abstract: 一种基于统计特征典型相关分析的PFC故障检测方法，属于PFC故障检测领域。本发明针对现有通过PFC变换器的输出电压对其进行故障检测，不明显的故障特征易被掩盖造成检测效果差的问题。包括：采集PFC转换器的样本输入电压和样本输出电压；对样本输入电压特征量和样本输出电压特征量进行典型相关分析，得到典型相关系数；构建样本残差矩阵，计算获得样本统计量；并确定故障检测阈值；采集实际输入电压和实际输出电压，利用实际输入电压特征量、实际输出电压特征量和典型相关系数构建实际残差矩阵，计算获得实际统计量；将实际统计量与故障检测阈值进行比较，若实际统计量大于故障检测阈值，则判定运行状态PFC转换器为故障状态。本发明用于PFC故障检测。
-
公开(公告)号：CN112115663A
公开(公告)日：2020-12-22
申请号：CN202011012475.4
申请日：2020-09-23
Applicant: 哈尔滨工业大学
IPC: G06F30/367 , G06K9/62
Abstract: 一种DC‑DC转换器早期多源故障诊断的特征提取方法，属于DC‑DC转换器故障诊断技术领域。本发明为解决现有DC‑DC转换器的故障检测主要针对单个元件引起的故障，对具有隐蔽性特征的早期多源故障检测效果差的问题。包括：获得正常样本和待识别早期多源故障样本；对正常样本和待识别早期多源故障样本分别获得所有子频带的m×n个局部候选能量；在待识别早期多源故障样本对应的m×n个局部候选能量中优选出v个选定局部能量，构成最优局部能量集；由v个选定局部能量与已知的w个早期多源故障构建初始矩阵；对初始矩阵采用贪婪算法从v个选定局部能量中再优选出u个局部能量作为u个故障特征，供DC‑DC转换器早期多源故障诊断。本发明提高了早期多源故障识别能力。
-
公开(公告)号：CN109782746A
公开(公告)日：2019-05-21
申请号：CN201910104633.X
申请日：2019-02-01
Applicant: 哈尔滨工业大学
Abstract: 本发明提供一种考虑权重的硬件电路FMEA方法，属于产品与系统可靠性分析技术领域。本发明首先确定硬件电路每种故障模式的各影响因素的评价因子；然后应用层次分析法建立各影响因素的判断矩阵，进而得到故障模式的各影响因素的权重；利用得到的评价因子及权重得到各故障模式的风险系数；最后将各种故障模式的风险系数的按照数值大小进行排序。本发明解决了现有产品与系统可靠性分析技术不能同时兼顾准确性与计算量的问题。本发明可用于快速进行硬件电路的故障模式影响分析。
-
公开(公告)号：CN108845247A
公开(公告)日：2018-11-20
申请号：CN201810699568.5
申请日：2018-06-29
Applicant: 哈尔滨工业大学
IPC: G01R31/316
Abstract: 一种模拟电路模块故障诊断方法，本发明涉及模拟电路模块故障诊断方法。本发明为了解决实际模拟电路模块故障诊断过程中缺少故障样本导致电路模块故障诊断准确率低的问题。本发明包括：一：将模拟电路进行功能模块划分；二：通过仿真实验，对电路输入脉冲信号，获得划分后的各模块正常状态的各节点检测率，以及其中任一模块处于故障状态下的各节点检测率；三：对实际的电路各模块进行故障检测；四：根据检测率对各模块的检测结果配置可信度，可信度作为证据m1；五：将脉冲信号更换为扫频信号，重复执行步骤二至四得到证据m2，将m1和m2通过D-S证据理论进行融合后，完成故障模块的定位。本发明用于模拟电路模块故障诊断领域。
-
公开(公告)号：CN108008286A
公开(公告)日：2018-05-08
申请号：CN201711261542.4
申请日：2017-12-04
Applicant: 哈尔滨工业大学
IPC: G01R31/28
Abstract: 本发明涉及一种基于自定义探针的绑定前TSV测试方法，是为了解决现有技术的3-D芯片测试技术缺少绑定前测试的缺点而提出的，包括：将第一探针与芯片的测试输入引脚接触，将第二探针与芯片的测试输出引脚接触；并向测试输入引脚始终输入高电平；按照预设的顺序向芯片的指定输入端输入预定的电平信号，并根据芯片的测试输出引脚的输出情况判断芯片是否出现漏电故障；再将被测TSV对应的每个引脚分别与自定义探针组中的每个探针接触，并根据前述的方法输入另一种电平信号组合，根据芯片的测试输出引脚的输出情况判断芯片是否出现阻性故障，最后将探针组由接触状态转换为悬空状态。本发明适用于3-D集成电路的故障检测。
-
Patent Agency Ranking
公开(公告)号：CN107133476A
公开(公告)日：2017-09-05
申请号：CN201710335811.0
申请日：2017-05-12
Applicant: 哈尔滨工业大学
IPC: G06F19/00
Abstract: 一种基于响应混叠性度量的测试激励与测点的协同优化方法，本发明涉及基于响应混叠性度量的测试激励与测点的协同优化方法。本发明为了解决现有模拟电路中，由于器件容差的存在使得器件故障状态和正常状态界限模糊，导致早期故障检测较低的问题。本发明包括：一：在全频带范围获取电路N个测点M次正常工作和M次故障元件H故障状态下的特征信息，即得到M个正常样本和M个故障样本；二：息得到在全频带下M个正常样本和M个故障样本对应的正态分布曲线，以及正态分布的均值和标准差；三：计算全频带的正常样本与故障样本之间的响应混叠性；四：选择使响应混叠性度量函数达到最小值的测试激励和测点。本发明应用于电路故障检测领域。
-
公开(公告)号：CN107085179A
公开(公告)日：2017-08-22
申请号：CN201710335823.3
申请日：2017-05-12
Applicant: 哈尔滨工业大学
IPC: G01R31/316
CPC classification number: G01R31/316
Abstract: 一种基于紧密度评价的模拟电路故障检测中测试激励生成方法，本发明涉及基于紧密度评价的模拟电路故障检测中测试激励生成方法。本发明为了解决现有技术对故障特征本身比较微弱的故障状态的故障检测率会较低的问题。本发明组成包括：步骤一：获取电路在N次正常工作状态和N次任意元件H处于故障状态下，在全频带范围工作的特征信息；步骤二：根据特征信息计算待测电路在全频带下N次任意元件H处于故障状态时特征值超出正常工作范围的量值大小与次数；步骤三：得到紧密度函数曲线；步骤四：选择紧密度函数曲线中紧密度函数值取最大时对应的测试激励作为检测元件H的测试激励。本发明用于模拟电路故障检测领域。
-
公开(公告)号：CN104809072A
公开(公告)日：2015-07-29
申请号：CN201510267393.7
申请日：2013-06-28
Applicant: 哈尔滨工业大学
IPC: G06F11/36
Abstract: 基于Perl的EDIF网表级电路的自动可测性设计系统的自动可测性设计方法，涉及一种EDIF网表级电路的自动可测性设计系统及自动可测性设计方法。它是为了适应对EDIF网表级电路的自动可测性设计的需求。电路源码解析模块用于对数字逻辑电路的EDIF网表级描述的分析；触发器修改模块用于用EDIF语言完对所有触发器的可测性修改；Verilog封装模块用于对EDIF网表描述电路的Verilog封装；扫描链连接模块用于对EDIF网表描述电路用Verilog语言完成电路的扫描链设计；可测性电路生成模块用于对电路的再次Verilog封装；测试验证模块用于生成测试文件并对可测性设计后的电路进行验证。本发明适用于EDIF网表级电路的自动可测性设计。
-
公开(公告)号：CN103457684B
公开(公告)日：2015-02-11
申请号：CN201310459573.6
申请日：2013-09-29
Applicant: 哈尔滨工业大学
IPC: H04B17/30
Abstract: 一种用于串行通信设备波特率容限测试的信号发生装置，属于波特率容限测试领域。本发明是解决了现有弹上机测试系统无法对通信设备的串行通讯接口容限进行测试的问题，本发明所述的上位机控制器的控制信号输出端与FPGA处理模块的控制信号输入端连接，上位机控制器的数据信号输入输出端与FPGA处理模块的第一数据信号输入输出端连接，晶振的频率信号输出端与FPGA处理模块的时钟信号输入端连接，FPGA处理模块的第二数据信号输入输出端同时与N个光耦隔离器的第一信号输入输出端连接，N个光耦隔离器的第二信号输入输出端分别与N个可编程多协议收发器的第一信号输入输出端连接；本发明主要用于对串行通信设备的通讯接口容限进行测试。
-
公开(公告)号：CN102088384B
公开(公告)日：2015-02-11
申请号：CN201010567978.8
申请日：2010-12-01
Applicant: 哈尔滨工业大学
Abstract: 一种标准化的多功能LXI设备，属于自动测试领域，本发明为解决现有LXI设备设计复杂度高、功能单一、可扩展能力差的问题。本发明所述的标准化的多功能LXI设备包括底板、综合触发单元、M总线控制器、ARM处理器和n个功能板，所述综合触发单元、M总线控制器、ARM处理器和n个功能板都设置在底板上，综合触发单元、M总线控制器和n个功能板分别挂接在M总线上，综合触发单元和M总线控制器还分别挂接在ARM处理器总线上，综合触发单元的输出端与ARM处理器的触发控制输入端相连，M总线控制器的输出端与ARM处理器的M总线控制输入端相连。本发明用于自动测试。
-
-
-
-
-
-
-
-
-
Search Results
137
records
(took 0.034 seconds)
