-
公开(公告)号：CN108594714B
公开(公告)日：2021-11-16
申请号：CN201810480854.2
申请日：2018-05-18
Applicant: 南京大学
IPC: G05B19/042 , G01S15/89 , G01N21/17
Abstract: 本发明涉及可重构回波脉冲与光声信号的采集和预处理系统，包括发射板卡，通过电缆连接换能器探头，控制换能器发射超声波；接收板卡，包括总线接口、存储模块、接收触发模块、动态聚焦模块、多个预处理模块以及模拟前端，每个模拟前端通过电缆连接超声换能器阵列，接收超声换能器阵列发出的模拟信号，将动态聚焦保存至所述存储模块中；控制板，通过总线接口与发射板卡、接收板卡完成数据传输和参数配置，与上位机进行数据传输，并接收激光器发出的用以触发接收板卡的同步脉冲。所述方法基于FPGA，仅需根据实际需要和其它硬件配置调整FPGA中的参数，即可适用于不同超声换能器阵列、不同扫描方式、不同应用的光声、超声成像，且可以在这两种成像模式之间进行切换。
-
公开(公告)号：CN113131950A
公开(公告)日：2021-07-16
申请号：CN202110442919.6
申请日：2021-04-23
Applicant: 南京大学
IPC: H03M13/13
Abstract: 本发明提供了一种极化码的自适应连续消除优先译码方法，其中所述方法采用基于优先级的搜索策略和网格存储策略，使用优先队列存储优先级信息并根据码字的子节点类型指导候选路径的扩展，使用网格结构计算并存储中间结果，同时采用一种基于路径度量的自适应节点插入策略来减少优先队列中的路径数量，通过优先级队列与网格结构的迭代信息交互，完成极化码译码。本发明的目的在于，利用优先级搜索策略降低译码算法的复杂度，通过自适应节点插入策略避免了大多数不必要的路径扩展，在保证译码性能的同时，显著降低了算法的时间复杂度。
-
公开(公告)号：CN113127802A
公开(公告)日：2021-07-16
申请号：CN202110459595.7
申请日：2021-04-27
Applicant: 南京大学
Abstract: 本发明首次提出了一种基于CORDIC算法的复对数实现方法、装置、设备及计算机存储介质，主要利用圆周向量模块（VC‑CORDIC），双曲向量模块（VH‑CORDIC）进行联级操作。首先，将所需计算目标的实部和虚部输入圆周向量模块（VC‑CORDIC）进行迭代计算，VC‑CORDIC模块得出所求结果的虚部以及实部中间值；然后将实部中间值的相邻值作为VH‑CORDIC模块的输入进行迭代计算，得出的结果经过减法和移位操作之后得到所求结果的实部，进一步减少了计算的复杂度，相比于传统的查找表、线性近似的方法，本发明具有精度高、面积小、功耗低的特点。
-
公开(公告)号：CN111860790A
公开(公告)日：2020-10-30
申请号：CN202010772308.3
申请日：2020-08-04
Applicant: 南京大学
Abstract: 本发明涉及一种提高深度残差脉冲神经网络精度以优化图像分类的方法及其系统，本发明所公开的方法以深度残差神经网络向深度残差脉冲神经网络的转化过程为优化对象，在转化过程中对网络层进行解析、标准化、转换，并进行针对性优化，证明了优化后的深度残差脉冲神经网络在复杂图像识别问题上的有效性；该优化方法提出了迭代平均标准化策略，解决了在对残差神经网络结构中的短路连接进行转化时所面临的标准化难题；该算法优化后的深度残差脉冲神经网络稀疏度高、无乘法的算法性质决定了计算的高效性和硬件友好性；在MNIST数据集上测试时，转化后生成的深度残差脉冲神经网络无精度损失，在CIFAR10数据集上测试的结果仅有1.3%的精度损失，优于现有技术水平。
-
公开(公告)号：CN105955896B
公开(公告)日：2019-09-20
申请号：CN201610272042.X
申请日：2016-04-27
Applicant: 南京大学
Abstract: 本发明涉及可重构DBF算法硬件加速器及控制方法，所述加速器包括重构控制模块，接收上位机发出的DBF算法信息数据，并根据DBF算法信息决定是否发出重构控制信号；数据存储模块，用于完成对DBF算法信息数据的写入，存储和读出；DBF运算模块，从数据存储模块读取数据，完成DBF算法的运算并输出相应结果。有益效果为：解决了专用DBF处理器通用性差和通用处理器计算DBF速度慢的矛盾，可重构架构可以提升算法的灵活性，并且实现了源数据的全流水输出，提高了算法的运算效率和实时性。
-
Patent Agency Ranking
公开(公告)号：CN110232441A
公开(公告)日：2019-09-13
申请号：CN201910528794.1
申请日：2019-06-18
Applicant: 南京大学
IPC: G06N3/063
Abstract: 本发明的基于单向脉动阵列的堆栈式自编码算法推理的硬件实现，包括信号控制模块、输入输出控制模块、数据地址产生模块和计算阵列模块；信号控制模块：接收开始信号，控制各模块间通信，产生结束信号；输入输出控制模块：输入时读取片外DDR的数据并按特定方式存入片内SRAM，输出时将片内SRAM数据按特定方式写回DDR；数据地址产生模块：生成源数据或结果数据地址；计算阵列模块：以单向脉动阵列的方式进行神经网络算法的推理运算。本发明支持批处理，支持流水操作，通过乒乓操作实现部分计算时间和访存时间的隐藏，加速比高，可扩展性好。
-
公开(公告)号：CN109635937A
公开(公告)日：2019-04-16
申请号：CN201811646420.1
申请日：2018-12-30
Applicant: 南京大学
CPC classification number: G06N3/0454 , G06N3/06
Abstract: 本发明的面向低位宽卷积神经网络的低功耗系统包括：控制器、配置器、计算单元、片上存储单元、片上存储控制单元和总线接口；采用流处理架构，将总任务切分为几个子任务流水处理；发明了任务均衡切割策略，能提高吞吐率，减少每帧图像识别时间；其针对低位宽卷积神经网络算法特点，实现了一种硬件友好的算法优化，可省略批标准化层的处理步骤。该系统因其超低功耗，超小面积、吞吐率高的特点，非常适用于嵌入式、物联网应用领域，能够高效率完成图像识别、人脸识别等功能。
-
公开(公告)号：CN109450456A
公开(公告)日：2019-03-08
申请号：CN201811284264.9
申请日：2018-10-30
Applicant: 南京大学
IPC: H03M13/13
Abstract: 本发明涉及基于极化码的自适应堆栈译码方法及系统，该系统包括：控制单元，路径计算单元，决策单元，堆栈排序单元。所述的控制单元为整个译码过程提供了控制信息；所述的路径计算单元计算出每条路径的转移概率；所述的决策单元通过两种配合使用的自适应策略来限制搜索宽度和存储堆栈深度；所述的堆栈排序单元对所有的候选路径按转移概率从大到小进行排序。有益效果：本发明提出了两种自适应策略，新增了决策单元，通过路径剪枝操作，大大降低了算法的计算复杂度和空间复杂度，并保证了译码性能，适用于各种信道场景。
-
公开(公告)号：CN105955705B
公开(公告)日：2019-02-26
申请号：CN201610274202.4
申请日：2016-04-27
Applicant: 南京大学
IPC: G06F7/53
Abstract: 本发明涉及可重构的多通道检测算法加速器，包括AXI4接口，用于接收AXI总线上的命令；置寄存器，根据控制信号配置配置寄存器的参数；状态寄存器，用于储存加速器内部的状态信息，同时可以根据所述控制信号反馈所述状态信息；主控制器，主控制器根据配置寄存器的配置信息，将重构参数传给重构控制器，并实时对状态寄存器进行更新；重构控制器，根据主控制器传来的数据，对内部的可重构算法模块进行重构；多通道检测运算模块，采用流水、并行的架构，含有若干流水算法，各算法根据相应的所述配置信息选通数据选择器从而实现不同点数不同阶数的算法。有益效果为：本发明提供的多通道检测算法加速器通过可重构技术大大提高了加速器的灵活性，流水与并行的架构大大增强了加速器的性能。
-
公开(公告)号：CN109376332A
公开(公告)日：2019-02-22
申请号：CN201811279270.5
申请日：2018-10-30
Applicant: 南京大学
Abstract: 本发明涉及任意阶卡尔曼滤波系统，包括：可配置存储阵列，包括若干个存储体，存储体为全局共享；可配置计算阵列，包括单精度浮点数乘法器、单精度浮点数加法器以及单精度浮点数除法器；矩阵基本运算模块，完成矩阵加法、矩阵减法、矩阵转置以及矩阵求逆运算；并通过分时复用的方式共用全局可配置计算阵列；状态机，按照卡尔曼滤波算法的递推方程逐步调用矩阵基本运算模块，将矩阵基本运算模块的中间结果存储在存储阵列当中，再按照递推方程调用中间结果。有益效果：本发明通过分时和折叠的方式复用计算资源阵列和存储资源阵列，有效减少资源和面积，降低功耗；采用多路并行的方法设计矩阵基本运算，有效提高系统设计的实时性和数据处理能力。
-
-
-
-
-
-
-
-
-
Search Results
309
records
(took 0.093 seconds)
