-
公开(公告)号：CN102194577A
公开(公告)日：2011-09-21
申请号：CN201110056427.X
申请日：2011-03-09
Applicant: 北京大学
Abstract: 本发明公开了一种太阳能电池，包括阴极组件、阳极组件、用于将阴极组件和阳极组件组装在一起并形成密闭空间的密封剂、以及容纳在密闭空间中的电解质，其中阴极组件包括下透明导电基板、在下透明导电基板上形成的纳米氧化物半导体薄膜、以及在纳米氧化物半导体薄膜中的纳米颗粒表面上附着的染料，并且阳极组件包括上透明导电基板、以及在上透明导电基板上形成的阳极电极层，所述纳米氧化物半导体薄膜与所述阳极电极层相对设置并且与电解质接触，其中所述阳极组件还包括图案化而包括开口的CdTe层，所述阳极电极层位于所述CdTe层的开口内。本发明的太阳能电池获得了高光电转换效率。
-
公开(公告)号：CN102156625A
公开(公告)日：2011-08-17
申请号：CN201110079815.X
申请日：2011-03-31
Applicant: 北京大学
IPC: G06F7/535
Abstract: 本发明涉及微电子技术领域，公开一种利用阻变器件进行除法计算的方法，包括步骤：设定进位标准为除数a，待施加在余数阻变器件上的脉冲个数为被除数b；将商阻变器件转变为高阻态；将余数阻变器件转变为高阻态；在余数阻变器件上施加a个正脉冲电压，使余数阻变器件转变为相应的低阻态；在商阻变器件上施加一个正脉冲电压，使商阻变器件转变为相应的低阻态，并将余数阻变器件转变为高阻态；当施加完b个脉冲后，商阻变器件的当前阻态相应的已施加的正脉冲电压个数为b/a的商，当前余数阻变器件的阻态相应的已施加的正脉冲电压个数为b/a的余数。本发明的方法是仅通过两个器件就可以实现除法功能，该器件结构简单，便于集成，非常适合大规模生产。
-
公开(公告)号：CN102117822A
公开(公告)日：2011-07-06
申请号：CN200910244442.X
申请日：2009-12-31
Applicant: 北京大学
IPC: H01L27/24 , H01L21/822
Abstract: 本发明具体涉及一种阻变存储器存储单元及其制备方法，属于非挥发性存储器件技术领域。为解决小尺寸下传统平面肖特基二极管驱动电流不足的缺点，本发明提供一种阻变存储器存储单元，包括单晶硅衬底以及阻变存储材料层，所述存储单元还包括肖特基二极管；所述肖特基二极管作为开关及电流驱动单元设置于所述单晶硅衬底与所述阻变存储材料层之间。其中阻变存储材料层和肖特基二极管都可以用传统CMOS工艺来制备。该1D-1R结构可有效克服在小尺寸下传统平面肖特基二极管驱动电流不足的缺点，可有效应用于阻变非挥发性存储器单元中，获得具有足够驱动电流、高密度、高可靠性阻变存储单元，且其制备方法是与传统CMOS工艺相兼容。
-
公开(公告)号：CN100448028C
公开(公告)日：2008-12-31
申请号：CN200610140391.2
申请日：2006-12-08
Applicant: 北京大学
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供了一种新结构的MOS晶体管，其特征在于所述MOS晶体管具有不对称的源漏结构，源端采用金属或金属和半导体形成的化合物与沟道形成肖特基接触，漏端采用抬高的高掺杂漏。本发明的MOS晶体管的源漏寄生电阻比传统的MOSFET器件小得多，而关态漏电流也减小了许多，使器件的开关态电流比有了很大的提高。本发明提出的肖特基势垒接触源端和抬高的掺杂漏端的MOS晶体管(SSRDMOSFET)的工艺制备方法和传统的肖特基势垒源漏MOS晶体管制作工艺相兼容，同时由于离子注入工艺步骤在栅结构形成之前，因此有着较低的热预算，使得高K栅介质和金属栅材料的应用有着较大的空间。
-
公开(公告)号：CN100448027C
公开(公告)日：2008-12-31
申请号：CN200610140390.8
申请日：2006-12-08
Applicant: 北京大学
IPC: H01L29/78 , H01L29/47 , H01L21/336 , H01L21/28
Abstract: 本发明提供了一种常规源端抬高漏端的肖特基势垒源漏MOS晶体管及其制作方法。所述MOS晶体管的源漏具有不对称结构，选择两种不同的金属材料，通过两次金属硅化反应，控制反应时间，可以获得高度不同的肖特基势垒源漏。通过选择不同的肖特基势垒组合，本发明的MOS晶体管还可以获得大的开关态电流比，或者是获得大的开态电流，同时尽可能的减小器件的关态漏电流。其制作工艺在与传统的MOSFET制作工艺保持完全兼容的同时，降低了工艺的复杂性，相较于先前的不对称肖特基势垒MOS晶体管的制作工艺，该制作方法具有自对准的特点，使得器件有望应用于亚50纳米尺度的集成电路生产。
-
Patent Agency Ranking
公开(公告)号：CN101256840A
公开(公告)日：2008-09-03
申请号：CN200810089413.6
申请日：2008-03-28
Applicant: 北京大学
IPC: G11C29/00
Abstract: 本发明公开了一种验证非挥发存储器电路功能的方法。该方法从非挥发存储器的存储单元的存储特性和物理方程出发，推导出存储器的存储单元的I－V特性；基于上述存储器的存储单元的I－V特性，设计出与该存储器的存储单元相同电学特性的成熟工艺可制造的替代单元电路；并根据非挥发存储器的读写工作模式，设计出相应的成熟工艺可制造的外围电路；用成熟工艺将上述已设计的替代单元电路嵌入到所设计的外围电路中，对非挥发存储器电路功能进行验证。本发明可进一步对存储器外围电路进行性能验证，据此可以应用成功的外围电路设计对实际制造的器件性能是否满足存储器设计要求进行判断。
-
公开(公告)号：CN100413031C
公开(公告)日：2008-08-20
申请号：CN200610011368.3
申请日：2006-02-24
Applicant: 北京大学
IPC: H01L21/28 , H01L21/336 , H01L21/8238
Abstract: 本发明提供一种金属栅/高K栅介质的制备方法，属于半导体集成电路及其制造技术领域。该方法包括：对衬底进行预栅工艺处理，然后利用MOCVD或ALD技术淀积Hf基高K栅介质；在淀积的Hf基高K栅介质层上，利用PVD或CVD方法顺序淀积HfN、TaN覆盖层；再利用快速热退火方法对TaN/HfN/Hf基高K栅介质结构进行高温退火，该TaN/HfN结构和高温过程可以在保证低的EOT(＜1nm)的条件下，获得高的可靠性；接着，利用湿法工艺除去TaN/HfN/Hf基高K栅介质结构中的TaN覆盖层和HfN覆盖层；在已去除掉TaN/HfN覆盖层的Hf基高K栅介质层上制备功函数合适的金属栅电极层，最终形成金属栅功函数可调制、EOT＜1nm、具有高迁移率和高可靠性的金属栅/高K栅介质结构。
-
公开(公告)号：CN101212019A
公开(公告)日：2008-07-02
申请号：CN200610170723.1
申请日：2006-12-26
Applicant: 北京大学
Abstract: 本发明提供一种电阻式随机存取存储器的存储单元及其制备方法，属非挥发性存储器件技术领域。该存储单元包括：衬底和金属－绝缘－金属(MIM)结构电阻器，MIM结构电阻器中两金属作为顶电极和底电极，绝缘体为掺杂金属元素的二氧化钛氧化物薄膜。其制备方法是采用溶胶－凝胶旋涂法、化学气相淀积、溅射等方法结合退火工艺，在金属/二氧化硅/硅上制备掺杂金属元素的二氧化钛氧化物薄膜，再在氧化物薄膜上制作顶金属电极，形成了一具有优异双稳态电阻转变和记忆特性的电阻式随机存取存储器的存储单元。
-
公开(公告)号：CN1851931A
公开(公告)日：2006-10-25
申请号：CN200610011764.6
申请日：2006-04-21
Applicant: 北京大学深圳研究生院
IPC: H01L29/788 , H01L29/43 , H01L27/115
Abstract: 本发明提供一种非挥发性存储器器件结构，属于半导体集成电路器件设计及制造技术领域。该结构包括位于衬底之上隧穿氧化层、位于隧穿氧化层之上的衬底阻挡层、位于衬底阻挡层之上的类浮栅电荷存储层、位于类浮栅电荷存储层之上的栅阻挡层以及位于最顶层的栅电极，其中衬底阻挡层采用禁带宽度介于3eV至7eV，且体内陷阱态密度小的绝缘材料。类浮栅电荷存储层由多晶硅或金属构成。衬底阻挡层阻挡存储电荷的回迁，但是基本不阻挡衬底电子的写入，因此该存储器件的总体性能得以显著提升。
-
公开(公告)号：CN1832113A
公开(公告)日：2006-09-13
申请号：CN200610011368.3
申请日：2006-02-24
Applicant: 北京大学
IPC: H01L21/28 , H01L21/336 , H01L21/8238
Abstract: 本发明提供一种金属栅/高K栅介质的制备方法，属于半导体集成电路及其制造技术领域。该方法包括：对衬底进行预栅工艺处理，然后利用MOCVD或ALD技术淀积Hf基高K栅介质；在淀积的Hf基高K栅介质层上，利用PVD或CVD方法顺序淀积HfN、TaN覆盖层；再利用快速热退火方法对TaN/HfN/Hf基高K栅介质结构进行高温退火，该TaN/HfN结构和高温过程可以在保证低的EOT(＜1nm)的条件下，获得高的可靠性；接着，利用湿法工艺除去TaN/HfN/Hf基高K栅介质结构中的TaN覆盖层和HfN覆盖层；在已去除掉TaN/HfN覆盖层的Hf基高K栅介质层上制备功函数合适的金属栅电极层，最终形成金属栅功函数可调制、EOT＜1nm、具有高迁移率和高可靠性的金属栅/高K栅介质结构。
-
-
-
-
-
-
-
-
-
Search Results
286
records
(took 0.019 seconds)
