公开(公告)号：CN104318955B

公开(公告)日：2017-05-24

申请号：CN201410631642.1

申请日：2014-11-11

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海市纳米科技与产业发展促进中心

Inventor： 李喜 ,  闵国全 ,  宋志棠 ,  陈后鹏 ,  张琪 ,  王倩 ,  金荣

IPC: G11C13/00

Abstract: 本发明提供一种基于二极管选通的相变存储器的数据读出电路及读出方法，用于读出所述相变存储器中被选中的相变存储单元所存储的数据，其中，所述基于二极管选通的相变存储器的数据读出电路至少包括：虚拟单元，读电路工作电压产生电路，稳压缓冲电路，读电路以及电平转换电路。本发明的基于二极管选通的相变存储器的数据读出电路及读出方法，通过预先产生使读电路能够安全工作的读出电压，有效地避免了存储单元在读取过程中可能产生的读破坏现象；同时，无须通过钳位电路对被选中的相变存储单元所在的位线进行钳位保护，能有效地加快数据读出过程，特别适用于使用二极管作为选通管的相变存储器。

公开(公告)号：CN103871463B

公开(公告)日：2017-02-08

申请号：CN201410115086.2

申请日：2014-03-26

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 李喜 ,  陈后鹏 ,  宋志棠 ,  蔡道林 ,  王倩

IPC: G11C11/56

Abstract: 本发明提供一种相变存储器阵列堆叠结构及其操作方法，所述相变存储器阵列堆叠结构至少包括：若干相变存储块、全局位线、本地位线、块位线、第一选通门和第二选通门；其中，每块所述相变存储块中包括至少四列相变电阻，每列中所述相变电阻分别对应连接至一块位线，至少两根所述块位线分别连接一第二选通门，至少两个第二选通门连接至同一本地位线，至少两个所述本地位线通过一所述第一选通门连接至所述全局位线。所述相变存储器阵列堆叠结构通过全局位线将所有块位线统一连接在一起，全局位线的最大负载仅由存储块中的块位线长度决定，从而极大的减少了寄生电容的产生，从而避免了大容量的相变存储器中会产生的较大的信号延时和较大的功耗。

公开(公告)号：CN105931665A

公开(公告)日：2016-09-07

申请号：CN201610242426.7

申请日：2016-04-19

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 雷宇 ,  陈后鹏 ,  李喜 ,  宋志棠

IPC: G11C13/00

CPC classification number: G11C13/004 ,  G11C13/0059

Abstract: 本发明提供一种相变存储器读出电路及方法，包括存储数据的目标相变存储单元阵列；非晶态参考相变存储单元列；晶态参考相变存储单元列；以及灵敏放大器。初始阶段，将非晶态参考相变存储单元置为非晶态，将晶态参考相变存储单元列置为晶态；选中一个目标相变存储单元、一个非晶态相变存储单元以及一个晶态相变存储单元，其信号输出至灵敏放大器；灵敏放大器以非晶态相变存储单元和晶态相变存储单元的读电流为基准产生参考电流，将目标相变存储单元的读电流和参考电流进行比较，以产生目标相变存储单元的读出电压信号。本发明的相变存储器读出电路及方法具有读取时间短，对工艺变化适应性强和误读取少等优点，有效改善了相变存储器读出电路的性能。

公开(公告)号：CN105913119A

公开(公告)日：2016-08-31

申请号：CN201610210819.X

申请日：2016-04-06

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 宋志棠 ,  陈小刚 ,  李喜 ,  宋三年 ,  陈后鹏

IPC: G06N3/063

CPC classification number: G06N3/063

Abstract: 本发明提供一种行列互联的异构多核心类脑芯片及其使用方法，所述类脑芯片中，连线模拟神经元网格中的突触，其中横向连线代表神经元的树突，纵向连线代表神经元的轴突；信号处理核心代表神经元细胞体的功能，其位于行列连线的对角线交叉位置，根据输入信号决定是否进入神经元的兴奋状态，并将兴奋的程度转化为输出电压输出到纵向连线；信号传输核心代表神经元的学习记忆功能，其位于所有编号不同的横向连线和纵向连线交叉点处，从纵向连线获取输入电压信号，经过特定算法计算后，将结果输出到横向连线上。所述使用方法包括学习模式和工作模式。本发明的行列互联的异构多核心类脑芯片能够记忆概念和概念之间的关系，并根据记忆内容，完成预测功能。

公开(公告)号：CN105763051A

公开(公告)日：2016-07-13

申请号：CN201610231262.8

申请日：2016-04-14

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 胡佳俊 ,  陈后鹏 ,  宋志棠

IPC: H02M3/156

CPC classification number: H02M3/156 ,  H02M2001/0009 ,  H02M2001/0032

Abstract: 本发明提供一种轻载降频模式控制系统，包括：过零检测电路，用于基于开关节点的谐振现象来判定电感电流的死区时间；输出负载电流计算电路，用于根据电感电流在一个开关周期内充磁时间和退磁时间的相对变化来衡量负载的变化，提供与负载电流相关联的负载检测电压信号；以及变频控制电路，根据与负载电流相关联的负载检测电压信号来自适应调节时钟单元中控制频率。本发明涉及的轻载降频模式控制系统能够根据输出端负载电流的实时变化来合理有效地调节PWM控制频率，改善轻载下电源转换效率的同时又很好的解决了变频过程中带来的频率振荡问题。

公开(公告)号：CN103646668B

公开(公告)日：2016-05-18

申请号：CN201310729248.7

申请日：2013-12-26

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈后鹏 ,  李喜 ,  宋志棠

IPC: G11C17/16 ,  G11C17/18

Abstract: 本发明提供一种一次性可编程存储器及其编程方法与读取方法，所述一次性可编程存储器至少包括：相变存储单元，用于存储需要写入的数据；写入单元，用于将需要写入的数据写入到相变存储单元中；读取单元，用于读取存储在相变存储单元中的数据；读参考单元，用于提供读取单元读取数据时的比较对象；偏置单元，用于在读取单元读取时向所述相变存储单元提供钳位电压。本发明具有以下有益效果：本发明能够通过利用简单的外围电路实现对相变存储单元的一次性非可逆操作，从而实现其一次性可编程性能，可以最大限度地降低存储器的占用面积，进而降低其使用成本。

公开(公告)号：CN103929048B

公开(公告)日：2016-04-20

申请号：CN201410177999.7

申请日：2014-04-29

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈后鹏 ,  胡佳俊 ,  王倩 ,  宋志棠

IPC: H02M1/00 ,  G01R19/175

Abstract: 本发明提供一种开关电源的过零检测电路，至少包括电压输入模块；连接于所述电压输入模块的电压输出模块；通过充放电控制输出电压的电感；控制电感充放电的开关管；将电感与开关管的漏极之间的谐振信号耦合到开关管栅极的耦合电路；用于取出与所述耦合电路输出信号的负电压呈正比的电流并转化为电压输出的谐振取样模块；根据所述谐振取样模块输出的电压产生控制信号的比较控制模块以及产生所述开关管门电压的控制驱动模块。本发明的开关电源的过零检测电路可以大幅度减小脉宽调制电源芯片的面积，提升产品竞争力。

公开(公告)号：CN102750985B

公开(公告)日：2015-11-18

申请号：CN201110100806.4

申请日：2011-04-21

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈后鹏 ,  王倩 ,  蔡道林 ,  陈小刚 ,  金荣 ,  周桂华 ,  宋志棠

IPC: G11C17/16 ,  G11C17/08

Abstract: 本发明提供的一种电可编程开关电路，包括：具有第一连接端及接地端的相变单元。本发明提供的另一种电可编程开关电路，包括：具有第一连接端及第二连接端的第一相变单元，且所述第一连接端及第二连接端都非接地端；以及与所述第一连接端连接以便能与所述相变单元构成电流通路的环路器件。由前所述，通过控制流入相变单元的电流可实现对电可编程开关电路的多次可逆编程。

公开(公告)号：CN102750980B

公开(公告)日：2015-02-11

申请号：CN201210254293.7

申请日：2012-07-20

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 蔡道林 ,  陈后鹏 ,  宋志棠

IPC: G11C11/56 ,  G11C13/00

Abstract: 本发明提供一种具有配置电路的相变存储器芯片，至少包括：存储阵列、行译码器单元、列译码单元、列选择器单元、驱动电路单元、敏感放大器单元、地址缓冲锁存单元、数据缓冲锁存单元、逻辑控制单元、以及配置电路单元。其中，所述配置电路单元，对所述驱动电路单元进行配置，使得驱动电路产生的电流脉冲能对芯片的存储单元进行有效的写入，使存储单元的高阻和低阻在具有较好的一致性；对所述敏感放大器单元进行配置，使得敏感放大器单元能对芯片的存储单元进行有效的快速读出。

公开(公告)号：CN102779072B

公开(公告)日：2014-06-25

申请号：CN201210199953.6

申请日：2012-06-18

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈小刚 ,  李顺芬 ,  王玉婵 ,  陈一峰 ,  许林海 ,  丁晟 ,  陈后鹏 ,  宋志棠

IPC: G06F9/48

Abstract: 本发明提供一种嵌入式系统及其应用进程的休眠与唤醒方法，该嵌入式系统由传统的非易失主存及DRAM内存构成存储架构，非易失主存又由引导程序存储区、内核存储区、文件系统存储区、以及进程镜像备份区组成，其中，进程镜像备份区划分有镜像索引区和镜像数据保存区，可实现应用进程挂起到非易失存储器。本发明可实现系统级以及单进程的休眠，使进程休眠、唤醒管理更加灵活、方便，可降低传统嵌入式系统休眠唤醒的数据备份及恢复的工作量以及系统休眠时数据备份所占用的大量存储空间，从而提高嵌入式系统运行效率。