-
公开(公告)号：CN103345621A
公开(公告)日：2013-10-09
申请号：CN201310287937.7
申请日：2013-07-09
Applicant: 东南大学
Abstract: 本发明公开了一种基于稀疏浓度指数的人脸分类方法，以压缩感知理论为依据，定义了一种新的稀疏浓度指数，提出了基于SCI的判别准则以及判别阈值计算方法，构建了一个适用于光照以及姿态多种变化的人脸分类器，相比其他分类器，计算复杂度相近，识别率更高，鲁棒性更好。该分类器首先使用主元成分分析法提取训练库图像的特征，构建训练库矩阵，并提取样本图像的特征，构建测试样本向量。然后根据压缩感知重构理论，由训练库矩阵和样本向量计算出稀疏系数和判别阈值；根据稀疏系数计算出残差和SCI。多种条件变化下的实验表明，在相同硬件环境下，该分类器与其他分类器相比，具有更高的识别率以及更好的鲁棒性。
-
公开(公告)号：CN103308076A
公开(公告)日：2013-09-18
申请号：CN201310201528.0
申请日：2013-05-24
Applicant: 东南大学
Abstract: 本发明提出一种频率电压转换电路，主要包括逻辑控制电路和主体电路，其中使用固定电流对电容充电并通过延迟放电，将充电电容上的峰值电压保存一段时间以便采集电容采集并存储该电压值，同时为尽量避免采样开关对充电电容的影响，使用源跟随器作为高速缓冲器隔离充电电容和采样电路，并通过基于运算放大器的反馈电路消除由源跟随器引入的采样电平移位，使输出电压恢复充电电容上的峰值电压。由于引入了高速缓冲器隔离充电电容和采集开关，本发明相对于传统充电式F-V转换器具有更高的精度，同时由于延迟放电和缓冲器的高带宽，本发明可以在宽输入频率范围下可靠工作。
-
公开(公告)号：CN103279162A
公开(公告)日：2013-09-04
申请号：CN201310137478.4
申请日：2013-04-19
Applicant: 东南大学
IPC: G05F1/56
Abstract: 本发明涉及基准电压缓冲器，为了解决现有技术充放电速度慢、功耗大的缺点，本发明通过增加放电电流控制电路和充电电流控制电路，若负载电容处于放电的时钟相位，则放电电流控制电路中的CMOS开关阵列闭合，加快负载电容上面的电容泄放，使电容上的电压很快的下降；若负载电容处于充电的时钟相位，充电电流控制电路中CMOS开关阵列闭合，为电容提供额外的充电电路。本发明可以驱动非常大的负载电容，并在较短的时间内即可建立要求的电压精度。
-
公开(公告)号：CN102075208B
公开(公告)日：2013-07-31
申请号：CN201010620294.X
申请日：2010-12-31
Applicant: 东南大学
IPC: H04B1/40
Abstract: 本发明提出了一种低功耗射频前端，包括锁相环、低噪声放大器和功率放大器，所述锁相环包括压控振荡器，还包括模式切换控制器，所述模式切换控制器的两输出端分别接功率放大器及低噪声放大器的输入端，所述低噪声放大器及功率放大器分别通过第一负载网络和第二负载网络与压控振荡器相连接，所述模式切换控制器及压控振荡器均接电源端。本发明利用了电流复用技术，使得低噪声放大器、压控振荡器和功率放大器这三个模块的总功耗大大降低，而每个模块使用的电流没有减小，因此电路的性能不会有明显的恶化；引入模式切换控制器后可以将不需要使用的模块关断，进一步减小系统功耗。
-
公开(公告)号：CN102045067B
公开(公告)日：2013-01-30
申请号：CN201110006240.9
申请日：2011-01-13
Applicant: 东南大学
Abstract: 一种提高逐次逼近ADC输出信噪比的转换和校准算法及ADC，可以在不改变SAR ADC中比较器等效输入噪声的前提下，通过校准算法及ADC可以有效的改善ADC的整体输出信噪比。本技术方案中，在传统二进制权重DAC电容阵列的最后一个接固定电位的LSB单元电容Cc作为附加周期的DAC电容；在原有SAR ADC比较周期完成之后再增加一次比较操作，并根据此次比较结果对原ADC量化结果输出进行校准，在统计意义上改善ADC的整体输出信噪比。
-
Patent Agency Ranking
公开(公告)号：CN102664600A
公开(公告)日：2012-09-12
申请号：CN201210161505.7
申请日：2012-05-23
Applicant: 东南大学
IPC: H03H7/12
Abstract: 本发明提供了一种实现高阶复数滤波器的二阶复数带通滤波电路,第一射频信号（I）路的正极输入（Iin+）接第一电阻（R1）一端，第一电阻（R1）的另一端分别与第二电阻（R2）的一端、第一电容（C1）正端和第八电阻（R8）一端相接，第八电阻（R8）的另一端分别与第二运放的输出负端、第五电容（C5）正端和第二十电阻（R20）另一端相接；第二电阻（R2）的另一端分别与第一运放的输入正端、第三电阻（R3）一端、第九电阻（R9）一端和第二电容（C2）正端相接。本发明在获得高的滤波性能的同时减小了芯片面积和电路功耗，同时所提出的滤波器电路可以作为二阶滤波单元，再与一阶滤波单元可以组合成更高阶数的复数滤波器。
-
公开(公告)号：CN101662261B
公开(公告)日：2012-08-22
申请号：CN200910183919.8
申请日：2009-08-12
Applicant: 东南大学 , 无锡硅动力微电子股份有限公司
Abstract: 本发明涉及一种高线性度折叠混频器，包括跨导级和混频核心电路，所述跨导级采用差分结构，由两个NMOS跨导单元和两个PMOS跨导单元组成。每个跨导单元由两个不同尺寸的晶体管并联而成，这两个晶体管处于不同的偏置电压下，其中一个MOS管偏置在饱和区作为跨导管使用，另一个MOS管偏置在亚阈值区作为辅助管使用。NMOS跨导单元和PMOS跨导单元一起构成单端的跨导放大级，两个单端跨导放大级构成整个差分跨导级。其优点是：在保持IM3产物不变的情况下可以提高6-7dB的增益，从而使IIP3提高6-7dB，在提高线性度的同时也提高了增益；可用于深亚微米工艺、高频通信集成电路中。
-
公开(公告)号：CN102497201A
公开(公告)日：2012-06-13
申请号：CN201110431412.7
申请日：2011-12-21
Applicant: 东南大学
IPC: H03K23/44
CPC classification number: H03K21/10 , H03K23/44 , H03K23/662
Abstract: 本发明公开了一种高速低功耗的真单相时钟2/3双模预分频器，包括六级动态反相器，第一级、第二级、第三极动态反相器串联构成真单相时钟结构的D触发器DFF1，第四级、第五级、第六级动态反相器串联构成真单相时钟结构的D触发器DFF2。本发明提供的高速低功耗的真单相时钟2/3双模预分频器，去除了传统真单相时钟2/3双模预分频器结构中的与门和或门，直接将第一个D触发器的输出送入第二个D触发器中的第五级动态反相器，控制第五级动态反相器对节点P2的预充电，达到将2/3双模预分频器输出高电平多延迟一个时钟周期，从而实现三分频操作，提高了2/3双模预分频器三分频时的工作速度。
-
公开(公告)号：CN102347767A
公开(公告)日：2012-02-08
申请号：CN201110153735.4
申请日：2011-06-09
Applicant: 东南大学
IPC: H03M1/10
Abstract: 本发明公开了一种数模混合模式时钟占空比校准电路，其特征在于：该电路包括脉冲发生器（1）、半周期延迟线（2）、RS触发器（3）、单端到差分转换电路（4）、数模混合电荷泵（5）和误差放大器（6）；其中，脉冲发生器（1）的输入端接待校准的原始输入时钟信号（CKI）；脉冲发生器（1）的输出端信号为缓冲后的输入时钟脉冲信号（CKB），该信号同时连接至半周期延迟线（2）的时钟输入端和RS触发器（3）的置位输入端（S）。本发明克服了传统的纯数字方式占空比校准电路调整所存在的离散型，实现占空比连续调整，且采用全数字工艺，在消耗更小的面积和功耗的情况下得到更高的调整精度。
-
公开(公告)号：CN102073621A
公开(公告)日：2011-05-25
申请号：CN201110022076.0
申请日：2011-01-19
Applicant: 东南大学
IPC: G06F17/14
Abstract: 一种应用于FFT/IFFT的基4蝶形单元电路及其处理方法，所述基4蝶形单元包括乘模块、加模块和控制模块，其中乘模块并行完成12个实数乘操作，其结果送给加模块；加模块对实数乘运算结果执行三个阶段的加/减法运算，控制模块控制加模块中加/减法器在各个阶段的操作数选择和操作符选择、运算结果的保存以及产生输出使能，通过复用2个加/减法器完成基4蝶形单元中的全部加/减法运算，大大地减少硬件资源。同时本发明在乘模块和加模块之间插入中间寄存器，构造乘模块和加模块在整体上的流水线处理结构，提高基4蝶形运算单元的运算速度，从而提高FFT/IFFT的处理速度。
-
-
-
-
-
-
-
-
-
Search Results
504
records
(took 0.034 seconds)
