一种高线性度折叠混频器

    公开(公告)号:CN101662261B

    公开(公告)日:2012-08-22

    申请号:CN200910183919.8

    申请日:2009-08-12

    Abstract: 本发明涉及一种高线性度折叠混频器,包括跨导级和混频核心电路,所述跨导级采用差分结构,由两个NMOS跨导单元和两个PMOS跨导单元组成。每个跨导单元由两个不同尺寸的晶体管并联而成,这两个晶体管处于不同的偏置电压下,其中一个MOS管偏置在饱和区作为跨导管使用,另一个MOS管偏置在亚阈值区作为辅助管使用。NMOS跨导单元和PMOS跨导单元一起构成单端的跨导放大级,两个单端跨导放大级构成整个差分跨导级。其优点是:在保持IM3产物不变的情况下可以提高6-7dB的增益,从而使IIP3提高6-7dB,在提高线性度的同时也提高了增益;可用于深亚微米工艺、高频通信集成电路中。

    零中频无线接收机直流偏差消除装置

    公开(公告)号:CN101252366A

    公开(公告)日:2008-08-27

    申请号:CN200810019861.9

    申请日:2008-03-18

    Abstract: 零中频无线接收机直流偏差消除装置主要包括前馈放大模块Atot(41)、求和模块(42)、第二放大器Av(24)、跨导放大模块Gm(31);求和模块(42)的正输入端接射频输入信号(X),求和模块(42)的负输入端接跨导放大模块Gm(31)的输出端,求和模块(42)将输入的两路信号求和后输出到前馈放大模块Atot(41)的输入端,前馈放大模块Atot(41)的输出端输出消除了直流偏差的射频输出信号(Y),同时前馈放大模块Atot(41)的输出端还与第二放大器Av(24)的输入端相接,第二放大器Av(24)的输出端接跨导放大模块Gm(31)的输入端。它可以有效消除零中频接收机中混频器输出信号的直流偏差信号,避免信噪比的恶化及后级放大器的饱和,保证零中频接收机的有效运作。

    一种高线性度折叠混频器

    公开(公告)号:CN101662261A

    公开(公告)日:2010-03-03

    申请号:CN200910183919.8

    申请日:2009-08-12

    Abstract: 本发明涉及一种高线性度折叠混频器,包括跨导级和混频核心电路,所述跨导级采用差分结构,由两个NMOS跨导单元和两个PMOS跨导单元组成。每个跨导单元由两个不同尺寸的晶体管并联而成,这两个晶体管处于不同的偏置电压下,其中一个MOS管偏置在饱和区作为跨导管使用,另一个MOS管偏置在亚阈值区作为辅助管使用。NMOS跨导单元和PMOS跨导单元一起构成单端的跨导放大级,两个单端跨导放大级构成整个差分跨导级。其优点是:在保持IM3产物不变的情况下可以提高6-7dB的增益,从而使IIP3提高6-7dB,在提高线性度的同时也提高了增益;可用于深亚微米工艺、高频通信集成电路中。

    宽带低噪声放大器
    5.
    发明授权

    公开(公告)号:CN100596018C

    公开(公告)日:2010-03-24

    申请号:CN200810019662.8

    申请日:2008-03-11

    Abstract: 宽带低噪声放大器是一种用于放大宽带射频信号的低噪声放大器以及一种宽带输入匹配设计方法。该低噪声放大器包括差分放大器单元(10)、输出单元(20)、反馈单元(30);该放大器采用差分结构,以并联-并联负反馈结构实现在宽带范围内的输入阻抗匹配,优化电路的噪声性能。而且反馈电路同时为输入晶体管提供直流偏置,将交流反馈和提供直流偏置的功能结合在了一起,使得直流工作点更加稳定。

    宽带低噪声放大器
    6.
    发明公开

    公开(公告)号:CN101252341A

    公开(公告)日:2008-08-27

    申请号:CN200810019662.8

    申请日:2008-03-11

    Abstract: 宽带低噪声放大器是一种用于放大宽带射频信号的低噪声放大器以及一种宽带输入匹配设计方法。该低噪声放大器包括差分放大器单元(10)、输出单元(20)、反馈单元(30);该放大器采用差分结构,以并联-并联负反馈结构实现在宽带范围内的输入阻抗匹配,优化电路的噪声性能。而且反馈电路同时为输入晶体管提供直流偏置,将交流反馈和提供直流偏置的功能结合在了一起,使得直流工作点更加稳定。

    一种高速8分频和9分频双模预分频电路

    公开(公告)号:CN107565965A

    公开(公告)日:2018-01-09

    申请号:CN201710822382.X

    申请日:2017-09-13

    Abstract: 本发明公开了一种高速8分频和9分频双模预分频电路,可应用在任意分频模式的预分频电路中,实现提升工作速度,增加电路稳定性的效果。当应用在高速8/9双模预分频电路中,包括第一级2/3分频电路(Div-2/3)、异步4分频电路、同步D触发器(DFF3)和模式控制逻辑门,其中,异步4分频电路包含两个串接的D触发器即第一D触发器(DFF1)和第二D触发器(DFF2),模式控制逻辑门包括一个或非门(nor)和一个与非门(nand);时钟信号(CLK)作为待分频的输入信号,第二D触发器(DFF2)正相输出信号Q作为分频后的输出时钟信号(OUT),通过模式控制信号(MC)选择8分频模式或9分频模式,该电路适用于低电源电压工作条件。

    一种基于总线分割的数字ΣΔ调制器

    公开(公告)号:CN107623523B

    公开(公告)日:2020-11-17

    申请号:CN201710822019.8

    申请日:2017-09-13

    Abstract: 本发明公开了一种基于总线分割的数字ΣΔ调制器,包括一阶误差反馈调制器和三阶MASH结构调制器;输入信号总线Xin(z)分割为高M位XM(z)和低L位XL(z)两部分,低位XL(z)输入一阶调制器,其输出同高位XM(z)相加作为三阶调制器的输入,三阶MASH结构调制器将前一级量化噪声信号和输出信号均传递给后一级,等效为在MASH结构的第二级和第三极的输入端添加最低位一比特抖动信号,打破原有的周期性,以此增长输出序列周期,同时在保证输入信号位宽一定情况下,降低了整体电路的硬件开销和功耗。

    一种基于总线分割的数字ΣΔ调制器

    公开(公告)号:CN107623523A

    公开(公告)日:2018-01-23

    申请号:CN201710822019.8

    申请日:2017-09-13

    Abstract: 本发明公开了一种基于总线分割的数字ΣΔ调制器,包括一阶误差反馈调制器和三阶MASH结构调制器;输入信号总线Xin(z)分割为高M位XM(z)和低L位XL(z)两部分,低位XL(z)输入一阶调制器,其输出同高位XM(z)相加作为三阶调制器的输入,三阶MASH结构调制器将前一级量化噪声信号和输出信号均传递给后一级,等效为在MASH结构的第二级和第三极的输入端添加最低位一比特抖动信号,打破原有的周期性,以此增长输出序列周期,同时在保证输入信号位宽一定情况下,降低了整体电路的硬件开销和功耗。

Patent Agency Ranking