公开(公告)号：CN108022900B

公开(公告)日：2023-05-23

申请号：CN201711007340.7

申请日：2017-10-25

Applicant: 瑞萨电子株式会社

Inventor： 奥西敕子 ,  清原俊范

IPC: H01L23/495 ,  H01L23/31 ,  H01L21/60 ,  H01L21/603

Abstract: 本发明提供一种半导体装置，提高半导体装置的性能。一实施方式的半导体装置具有丝线(12S1)，该丝线(12S1)在半导体芯片(10)的绝缘膜(13)形成的开口部(13H1)处在一个接合面(SEt1)的多个部位接合。而且，半导体装置具有以与接合面(SEt1)相接的方式将半导体芯片(10)及丝线(12S1)密封的密封体。而且，接合面(SEt1)中的与丝线(12S1)未重叠的部分的面积变小。

公开(公告)号：CN108022900A

公开(公告)日：2018-05-11

申请号：CN201711007340.7

申请日：2017-10-25

Applicant: 瑞萨电子株式会社

Inventor： 奥西敕子 ,  清原俊范

IPC: H01L23/495 ,  H01L23/31 ,  H01L21/60 ,  H01L21/603

Abstract: 本发明提供一种半导体装置，提高半导体装置的性能。一实施方式的半导体装置具有丝线(12S1)，该丝线(12S1)在半导体芯片(10)的绝缘膜(13)形成的开口部(13H1)处在一个接合面(SEt1)的多个部位接合。而且，半导体装置具有以与接合面(SEt1)相接的方式将半导体芯片(10)及丝线(12S1)密封的密封体。而且，接合面(SEt1)中的与丝线(12S1)未重叠的部分的面积变小。

公开(公告)号：CN207474454U

公开(公告)日：2018-06-08

申请号：CN201721389338.6

申请日：2017-10-25

Applicant: 瑞萨电子株式会社

Inventor： 奥西敕子 ,  清原俊范

IPC: H01L23/495 ,  H01L23/31 ,  H01L21/60 ,  H01L21/603

CPC classification number: H01L24/46 ,  H01L21/565 ,  H01L23/293 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/4951 ,  H01L23/49524 ,  H01L23/49562 ,  H01L23/49575 ,  H01L24/09 ,  H01L24/49 ,  H01L24/85 ,  H01L2224/04042 ,  H01L2224/4807 ,  H01L2224/48175 ,  H01L2924/183

Abstract: 本实用新型提供一种半导体装置，提高半导体装置的性能。一实施方式的半导体装置具有丝线(12S1)，该丝线(12S1)在半导体芯片(10)的绝缘膜(13)形成的开口部(13H1)处在一个接合面(SEt1)的多个部位接合。而且，半导体装置具有以与接合面(SEt1)相接的方式将半导体芯片(10)及丝线(12S1)密封的密封体。而且，接合面(SEt1)中的与丝线(12S1)未重叠的部分的面积变小。(ESM)同样的发明创造已同日申请发明专利