半导体器件及其制造方法
    1.
    发明公开

    公开(公告)号:CN119028973A

    公开(公告)日:2024-11-26

    申请号:CN202410527392.0

    申请日:2024-04-29

    Abstract: 本公开的各实施例涉及半导体器件及其制造方法。在半导体衬底SUB中形成沟槽TR1和沟槽TR2以便到达距半导体衬底SUB的上表面(TS)的预定深度。在沟槽TR1的下部处形成场板电极FP,并且在沟槽TR1的上部处形成栅极电极GE1。在沟槽TR2内部形成栅极电极GE2。沟槽TR1的深度比沟槽TR2的深度深。沟槽TR1在Y方向上延伸,并且沟槽TR2在X方向上延伸。沟槽TR1和沟槽TR2彼此连通。栅极电极GE1和栅极电极GE2彼此一体化。

    半导体器件及其制造方法
    2.
    发明公开

    公开(公告)号:CN115966611A

    公开(公告)日:2023-04-14

    申请号:CN202211240861.8

    申请日:2022-10-11

    Abstract: 半导体器件包括多个单位单元。多个单位单元中的每个单位单元具有一对柱区、在X方向上被形成在该对柱区之间的一对沟槽、以及分别经由栅绝缘膜被形成在该对沟槽中的一对栅电极。在X方向上相邻的两个单位单元共享一对柱区中的一个柱区,并且被布置为关于所共享的柱区对称。这里,两个相邻单位单元中的沟槽中的与插入其间的一个柱区相邻的两个沟槽之间的距离不同于一个单位单元中的一对沟槽之间的距离。

    半导体器件及其制造方法
    3.
    发明公开

    公开(公告)号:CN115966592A

    公开(公告)日:2023-04-14

    申请号:CN202211077121.7

    申请日:2022-09-05

    Abstract: 本发明的实施例涉及半导体器件及其制造方法。提供了一种能够在单元部分的终端部分附近确保足够的击穿电压的半导体器件及其制造方法。单元部分包括彼此相邻的第一单元柱状区域和第二单元柱状区域,以及布置在第一单元柱状区域和第二单元柱状区域之间的第一单元沟槽栅极和第二单元沟槽栅极。外周部分包括连接到第一单元沟槽栅极和第二单元沟槽栅极中的每个单元沟槽栅极的端部的外周沟槽栅极和相对于外周沟槽栅极而被布置在单元部分侧上并且在平面图中跨第一单元沟槽栅极和第二单元沟槽栅极延伸的第一外周柱状区域。

    半导体器件
    4.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN116960123A

    公开(公告)日:2023-10-27

    申请号:CN202310319970.7

    申请日:2023-03-29

    Abstract: 本公开涉及一种半导体器件。公开了一种改进的具有超结结构的功率MOSFET。改进的功率MOSFET包括多个单位单元UC,并且多个单位单元UC中的每个单位单元UC包括柱状区域PC1、柱状区域PC2、在X方向上形成在柱状区域PC1和PC2之间的一对沟槽TR以及经由栅极绝缘膜(GI)而形成在一对沟槽TR中的一对栅极电极GE。在平面图中,一对沟槽TR和一对栅极电极GE在Y方向上延伸。多个柱状区域PC1被形成为沿着Y方向彼此间隔开,并且柱状区域PC1在Y方向上的宽度(L1)比柱状区域PC1在X方向上的宽度(L2)更宽。

    半导体器件及其制造方法
    5.
    发明公开

    公开(公告)号:CN115985962A

    公开(公告)日:2023-04-18

    申请号:CN202211255764.6

    申请日:2022-10-13

    Abstract: 本公开涉及一种半导体器件及其制造方法。该半导体器件,包括其中形成有多个单位单元的单元区、以及在平面图中围绕该单元区的外围区。多个单位单元中的每个单位单元包括具有漂移区的半导体衬底、体区、源区、一对第一柱区、以及被形成在沟槽中的栅电极,栅绝缘膜被插入在沟槽与栅电极之间。阱区被形成在外围区中的漂移区的表面上。第二柱区被形成在阱区下方的漂移区中并且在Y和X方向上延伸以包围单元区。阱区被连接到体区,第二柱区被连接到阱区。

Patent Agency Ranking