-
公开(公告)号：CN112599498B
公开(公告)日：2025-02-25
申请号：CN202010649904.2
申请日：2020-07-08
Applicant: 爱思开海力士有限公司
IPC: H01L23/538 , H01L23/31 , H01L23/498 , H10B80/00 , H01L21/48 , H01L21/56 , H01L21/768
Abstract: 包括层叠的半导体芯片的半导体封装及其制造方法。一种半导体封装可包括：芯片层叠物，其包括在垂直方向上层叠的多个半导体芯片；多个垂直互连器，各个垂直互连器具有分别连接到所述多个半导体芯片的第一端，并且在所述垂直方向上延伸；模制层，其覆盖芯片层叠物和垂直互连器，同时暴露垂直互连器的第二端；多个着陆焊盘，其形成在模制层的一个表面上方以分别与垂直互连器的第二端接触，其中，多个着陆焊盘是导电的并且分别与垂直互连器的第一端交叠；以及封装再分布层，其通过着陆焊盘电连接到垂直互连器。
-
公开(公告)号：CN111613601B
公开(公告)日：2023-09-22
申请号：CN202010106595.4
申请日：2020-02-21
Applicant: 爱思开海力士有限公司
IPC: H01L23/498 , H01L23/31 , H01L23/64 , H10B80/00
Abstract: 包括桥接晶片的半导体封装件。一种半导体封装件包括外部再分配线(RDL)结构、设置在外部RDL结构上的第一半导体芯片、层叠在第一半导体芯片上的层叠模块以及层叠在外部RDL结构上的桥接晶片。层叠模块的一部分从第一半导体芯片的侧表面横向突出。桥接晶片支撑层叠模块的突出部。层叠模块包括内部RDL结构、设置在内部RDL结构上的第二半导体芯片、设置在内部RDL结构上的电容器晶片以及内部密封剂。电容器晶片用作第二半导体芯片的去耦电容器。
-
公开(公告)号：CN114388470A
公开(公告)日：2022-04-22
申请号：CN202110331829.X
申请日：2021-03-29
Applicant: 爱思开海力士有限公司
IPC: H01L23/498 , H01L23/538 , H01L25/18 , H01L21/48 , H01L21/768
Abstract: 本申请涉及包括布线的半导体封装件及制造该半导体封装件的方法。公开了一种半导体封装件。该半导体封装件包括安装在封装基板上的芯片层叠物、设置在封装基板上的第一布线、以及围绕芯片层叠物和第一布线的模制层。第一布线具有锐角。
-
公开(公告)号：CN111613601A
公开(公告)日：2020-09-01
申请号：CN202010106595.4
申请日：2020-02-21
Applicant: 爱思开海力士有限公司
IPC: H01L23/498 , H01L23/31 , H01L23/64 , H01L25/16 , H01L25/18
Abstract: 包括桥接晶片的半导体封装件。一种半导体封装件包括外部再分配线(RDL)结构、设置在外部RDL结构上的第一半导体芯片、层叠在第一半导体芯片上的层叠模块以及层叠在外部RDL结构上的桥接晶片。层叠模块的一部分从第一半导体芯片的侧表面横向突出。桥接晶片支撑层叠模块的突出部。层叠模块包括内部RDL结构、设置在内部RDL结构上的第二半导体芯片、设置在内部RDL结构上的电容器晶片以及内部密封剂。电容器晶片用作第二半导体芯片的去耦电容器。
-
公开(公告)号：CN105826307B
公开(公告)日：2019-08-09
申请号：CN201610008794.5
申请日：2016-01-07
Applicant: 爱思开海力士有限公司
Inventor： 金钟薰
IPC: H01L25/065 , H01L23/498
Abstract: 包含内插器的半导体封装。一种半导体封装可以包括：第一半导体芯片；第二半导体芯片，所述第二半导体芯片设置为分别与所述第一半导体芯片的一部分交叠；内插器，所述内插器设置为与所述第一半导体芯片的一部分交叠；以及封装基板，所述封装基板设置在所述第二半导体芯片的与所述第一半导体芯片相反的后侧表面上。所述内插器可以设置在所述第一半导体芯片和所述封装基板之间。第一导电联接构件将所述第一半导体芯片连接至所述第二半导体芯片。第二导电联接构件将所述第一半导体芯片连接至所述内插器。第三导电联接构件将所述内插器连接至所述封装基板。
-
Patent Agency Ranking
公开(公告)号：CN106783751A
公开(公告)日：2017-05-31
申请号：CN201610421156.6
申请日：2016-06-14
Applicant: 爱思开海力士有限公司
IPC: H01L23/10
Abstract: 可伸展半导体封装和包括其的半导体器件。一种半导体封装包括：可伸长的成型构件；芯片，该芯片被嵌入在所述成型构件中以具有翘曲形状；以及连接件，所述连接件被布置在所述成型构件中。所述连接件的第一表面在所述成型构件的表面处暴露，并且所述连接件的第二表面联接至所述芯片。
-
公开(公告)号：CN106057788A
公开(公告)日：2016-10-26
申请号：CN201610009648.4
申请日：2016-01-08
Applicant: 爱思开海力士有限公司
Inventor： 金钟薰
IPC: H01L25/07 , H01L23/532 , H01L23/538
Abstract: 具有中介层的半导体封装及其制造方法。一种半导体封装可包括第一半导体芯片、被设置为与第一半导体芯片的一部分交叠并且通过第一联接结构连接到第一半导体芯片的第二半导体芯片。该半导体封装可包括中介层，该中介层被设置为与第一半导体芯片的另一部分交叠并且可通过第二联接结构连接到第一半导体芯片。中介层的第一表面可面向第一半导体芯片，并且中介层可包括从第一表面上的第二联接结构延伸到中介层的与第一表面相对的第二表面的第二内部互连器。外部互连器可被设置在中介层的第二表面上并且连接到第二内部互连器。
-
公开(公告)号：CN113725189B
公开(公告)日：2025-04-08
申请号：CN202110153230.1
申请日：2021-02-04
Applicant: 爱思开海力士有限公司
IPC: H01L23/498 , H01L23/538 , H01L21/768 , H01L21/48
Abstract: 本发明提供一种包括层叠基板的半导体装置及制造该半导体装置的方法。一种半导体装置包括垂直层叠在第一半导体基板上的第二半导体基板。第一半导体基板包括覆盖第一半导体基板主体的第一表面的第一扩散阻挡层、以及具有暴露于第一扩散阻挡层的第二表面的第三表面的第一通孔。第二半导体基板包括第二半导体基板主体、直接接合到第一扩散阻挡层的第二表面的第二扩散阻挡层、以及具有比第一通孔的第三表面更小的表面面积并直接接合至第一通孔的第三表面的前焊盘。
-
公开(公告)号：CN111490029B
公开(公告)日：2023-12-12
申请号：CN201910909802.7
申请日：2019-09-25
Applicant: 爱思开海力士有限公司
IPC: H01L23/538 , H01L23/528 , H01L23/48 , H01L23/488
Abstract: 包括桥接管芯的半导体封装。一种半导体封装包括设置在封装基板上的第一半导体管芯以及第二半导体管芯的层叠物。该半导体封装还包括：第一桥接管芯，其具有将第一半导体管芯电连接到封装基板的第一通孔；第二桥接管芯，其具有将第二半导体管芯的层叠物电连接到封装基板的第二通孔；以及第三半导体管芯，其被设置为与第一半导体管芯以及第二半导体管芯的层叠物交叠。此外，该半导体封装还包括将第三半导体管芯电连接到第二桥接管芯的再分配线。
-
公开(公告)号：CN114141745A
公开(公告)日：2022-03-04
申请号：CN202110333581.0
申请日：2021-03-29
Applicant: 爱思开海力士有限公司
IPC: H01L23/498 , H01L23/538 , H01L25/065 , H01L21/48 , H01L21/768
Abstract: 本申请涉及包括层叠的半导体芯片的半导体封装及其制造方法。一种半导体封装包括：第二半导体芯片，其包括穿透第二主体部分的第二贯通电极以及连接至第二贯通电极的一端的第二连接电极；第一半导体芯片层叠物，其设置在第二半导体芯片上方并且包括多个第一半导体芯片，其中，所述多个第一半导体芯片中的每一个包括第一贯通电极以及连接至第一贯通电极的一端的第一连接电极；模制层；第三半导体芯片，其设置在模制层和第一半导体芯片层叠物上方；以及外部连接电极，其电连接至第二贯通电极的另一端，其中，第二半导体芯片和所述多个第一半导体芯片通过第二贯通电极、第二连接电极、第一贯通电极和第一连接电极电连接。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.039 seconds)
