-
公开(公告)号：CN118779266B
公开(公告)日：2024-12-27
申请号：CN202411223824.5
申请日：2024-09-03
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种服务器、加速装置以及加速卡，应用于计算机技术领域。包括：总线控制器，输入输出管理模块，设备内存、缓存代理模块以及加速模块。总线控制器用于基于快速计算互连总线的第二模式与主机，缓存代理模块以及输入输出管理模块通信连接，以通过快速计算互连总线维持缓存一致性；加速模块用于在初始化完成之后，通过总线控制器和输入输出管理模块接收到源自主机的中断信号，并执行对应的计算任务，在执行计算任务的过程中，通过缓存代理模块从设备内存和/或主机内存中获取用于完成计算任务的指令和数据，在得到计算任务的计算结果后，通过缓存代理模块将计算结果反馈至主机。应用本申请的方案，有效地实现了支持缓存一致性的加速卡。
-
公开(公告)号：CN118779266A
公开(公告)日：2024-10-15
申请号：CN202411223824.5
申请日：2024-09-03
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种服务器、加速装置以及加速卡，应用于计算机技术领域。包括：总线控制器，输入输出管理模块，设备内存、缓存代理模块以及加速模块。总线控制器用于基于快速计算互连总线的第二模式与主机，缓存代理模块以及输入输出管理模块通信连接，以通过快速计算互连总线维持缓存一致性；加速模块用于在初始化完成之后，通过总线控制器和输入输出管理模块接收到源自主机的中断信号，并执行对应的计算任务，在执行计算任务的过程中，通过缓存代理模块从设备内存和/或主机内存中获取用于完成计算任务的指令和数据，在得到计算任务的计算结果后，通过缓存代理模块将计算结果反馈至主机。应用本申请的方案，有效地实现了支持缓存一致性的加速卡。
-
公开(公告)号：CN119046211B
公开(公告)日：2025-05-09
申请号：CN202411534503.7
申请日：2024-10-31
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F13/28
Abstract: 本发明公开了一种数据处理系统、方法及计算机系统，涉及计算机系统领域，为解决访问扩展内存的访问路径长、访问延时大的问题，该数据处理系统包括处理板和内存扩展板，处理板上设有处理核心、第一控制器，内存扩展板上设有存储组件和控制组件。本发明能够使处理板可以对内存扩展板上的存储组件直接进行访问，而无需通过服务器主机进行内存拷贝，降低了处理板访问扩展内存时和服务器主机之间的耦合度，在有效扩展了处理板的内存的同时，缩短了处理板对扩展内存的访问路径，降低了访问延时，从而减小了预训练模型训练过程中的通信瓶颈。
-
公开(公告)号：CN114969851B
公开(公告)日：2024-02-23
申请号：CN202210609566.9
申请日：2022-05-31
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种基于FPGA的数据处理方法、装置、设备及介质，涉及计算机技术领域，所述方法包括：将从服务器主板中获取的加密后的指令以及数据保存至FPGA数据处理板本地的第一内存空间中；基于指令的配置信息和数据的存储信息确定出目标微核，并通过目标微核从第一内存空间中读取数据以及指令，在对读取到的数据以及指令进行解密后，利用指令对数据进行处理；对相应的处理结果进行加密后保存至FPGA数据处理板本地的第二内存空间中。可见，本申请中数据、指令以及处理结果均以加密的方式在服务器主板与FPGA数据处理板之间进行传输，降低了数据泄露风险，由此保证了数据的安全性，此外，本申请将加解密任务卸载至FPGA数据处理板上，降低了CPU的负载率。
-
公开(公告)号：CN114969851A
公开(公告)日：2022-08-30
申请号：CN202210609566.9
申请日：2022-05-31
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种基于FPGA的数据处理方法、装置、设备及介质，涉及计算机技术领域，所述方法包括：将从服务器主板中获取的加密后的指令以及数据保存至FPGA数据处理板本地的第一内存空间中；基于指令的配置信息和数据的存储信息确定出目标微核，并通过目标微核从第一内存空间中读取数据以及指令，在对读取到的数据以及指令进行解密后，利用指令对数据进行处理；对相应的处理结果进行加密后保存至FPGA数据处理板本地的第二内存空间中。可见，本申请中数据、指令以及处理结果均以加密的方式在服务器主板与FPGA数据处理板之间进行传输，降低了数据泄露风险，由此保证了数据的安全性，此外，本申请将加解密任务卸载至FPGA数据处理板上，降低了CPU的负载率。
-
Patent Agency Ranking
公开(公告)号：CN111858460A
公开(公告)日：2020-10-30
申请号：CN202010614684.X
申请日：2020-06-30
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F15/177 , G06F1/3234
Abstract: 本申请公开了一种FPGA异构计算平台的控制方法及相关组件，应用于每个板卡管理模块，包括：接收远程管理中心下发的工作指令；根据工作指令、所有FPGA板卡组的开启状态和低功耗原则，确定所在的FPGA板卡组中待开启的FPGA加速卡；向待开启的FPGA加速卡的微控制器发送配置指令，以降低该FPGA加速卡的动态功耗。本发明中的控制方法应用于远程管理中心、板卡管理模块和FPGA加速卡的结构的FPGA异构计算平台，由板卡管理模块控制所在FPGA板卡组的FPGA加速卡，进而实现降低动态功耗的效果。由于FPGA加速卡与远程管理中心的通讯通过网络实现，每张FPGA加速卡可独立控制，灵活满足实际运行需求。
-
公开(公告)号：CN111857303A
公开(公告)日：2020-10-30
申请号：CN202010616589.3
申请日：2020-06-30
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F1/24 , G06F8/61 , G06F9/4401
Abstract: 本申请提供一种FPGA复位方法，包括：判断服务器与FPGA的通信状态是否是异常状态；若通信状态是异常状态，则卸载FPGA驱动；发送重置指令至MCU，以使MCU将对应的镜像文件传输至FPGA，实现FPGA的复位。可见，本申请中通过在服务器与FPGA的通信状态是异常状态后，卸载FPGA驱动，避免了重置前后FPGA的驱动信息不一致的情况，解决了由于变动引起的服务器重启的问题，然后发送重置指令至MCU，以使MCU将镜像文件传输至FPGA，加载镜像文件使FPGA复位。本申请同时还提供了一种FPGA复位装置、电子设备和FPGA复位系统，均具有上述有益效果。
-
公开(公告)号：CN119046211A
公开(公告)日：2024-11-29
申请号：CN202411534503.7
申请日：2024-10-31
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F13/28
Abstract: 本发明公开了一种数据处理系统、方法及计算机系统，涉及计算机系统领域，为解决访问扩展内存的访问路径长、访问延时大的问题，该数据处理系统包括处理板和内存扩展板，处理板上设有处理核心、第一控制器，内存扩展板上设有存储组件和控制组件。本发明能够使处理板可以对内存扩展板上的存储组件直接进行访问，而无需通过服务器主机进行内存拷贝，降低了处理板访问扩展内存时和服务器主机之间的耦合度，在有效扩展了处理板的内存的同时，缩短了处理板对扩展内存的访问路径，降低了访问延时，从而减小了预训练模型训练过程中的通信瓶颈。
-
公开(公告)号：CN118503195B
公开(公告)日：2024-09-20
申请号：CN202410954443.8
申请日：2024-07-17
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F15/173 , G06F9/50
Abstract: 本发明涉及数据存储技术领域，具体公开了数据传输方法、设备、异构系统及一致性互连处理器件，应用安装在设备上的一致性互连处理器件根据所在异构系统中待互连的其他设备的数量使能对应的一致性互连接口，初始化物理通信链路获取内存互连参数，据此建立设备间的内存一致性互连通信链路，自所在设备中分配对应的缓存空间；基于内存一致性互连通信链路和缓存空间进行所在设备和其他设备的缓存一致性事务处理，以实现所在设备与其他设备之间的内存一致性互连传输请求，能够动态感知拓扑并自动搭建异构系统的设备间内存一致性互连通信链路，简化异构系统中需要管理不同设备互连协议的问题，同时实现设备间缓存一致性进一步提高存取性能。
-
公开(公告)号：CN118503195A
公开(公告)日：2024-08-16
申请号：CN202410954443.8
申请日：2024-07-17
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F15/173 , G06F9/50
Abstract: 本发明涉及数据存储技术领域，具体公开了数据传输方法、设备、异构系统及一致性互连处理器件，应用安装在设备上的一致性互连处理器件根据所在异构系统中待互连的其他设备的数量使能对应的一致性互连接口，初始化物理通信链路获取内存互连参数，据此建立设备间的内存一致性互连通信链路，自所在设备中分配对应的缓存空间；基于内存一致性互连通信链路和缓存空间进行所在设备和其他设备的缓存一致性事务处理，以实现所在设备与其他设备之间的内存一致性互连传输请求，能够动态感知拓扑并自动搭建异构系统的设备间内存一致性互连通信链路，简化异构系统中需要管理不同设备互连协议的问题，同时实现设备间缓存一致性进一步提高存取性能。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.031 seconds)
