公开(公告)号：CN106486475A

公开(公告)日：2017-03-08

申请号：CN201610094153.6

申请日：2016-02-19

Applicant: 株式会社东芝

Inventor： 松下宪一

IPC: H01L27/02 ,  H01L27/04

CPC classification number: H01L29/0626 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/7397 ,  H01L29/861 ,  H01L29/872 ,  H01L27/02 ,  H01L27/04

Abstract: 实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第2导电型的第3半导体区域、第2导电型的第4半导体区域、及绝缘部。第4半导体区域与第3半导体区域相隔。第4半导体区域的第2导电型的载子密度高于第2半导体区域的第2导电型的载子密度。第4半导体区域的从第2半导体区域朝向第1半导体区域的第1方向上的端部相对于第3半导体区域的第1方向的端部，设置在第1方向侧。绝缘部设置在第4半导体区域之上、和第2半导体区域中位于第3半导体区域与第4半导体区域之间的部分的至少一部分之上。

公开(公告)号：CN115117162A

公开(公告)日：2022-09-27

申请号：CN202110835833.X

申请日：2021-07-23

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 安原纪夫 ,  岩鍜治阳子 ,  川口雄介 ,  吉川大辉 ,  松下宪一 ,  花形祥子 ,  末代知子 ,  系数裕子 ,  河村圭子

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 实施方式提供能够降低开关损耗的半导体装置及半导体电路。实施方式的半导体装置具备：半导体层，具有第一面及第二面、从第一面侧到第二面侧依次具有第一导电型的第一半导体区域、第二导电型的第二半导体区域、第一导电型的第三半导体区域和第二导电型的第四半导体区域，并具有第一面侧的第一沟槽和第二沟槽；第一沟槽之中的第一栅极电极；第一导电层，与第一沟槽之中的第一栅极电极与第二面之间的第一栅极电极分离；第二沟槽之中的第二栅极电极；第二沟槽之中的第二栅极电极和第二面之间的第二导电层；第一面侧的第一电极；第二面的第二电极；与第一栅极电极电连接的第一栅极电极焊盘；及与第二栅极电极电连接的第二栅极电极焊盘。

公开(公告)号：CN102544003B

公开(公告)日：2014-11-26

申请号：CN201110351467.7

申请日：2011-11-08

Applicant: 株式会社东芝

Inventor： 松下宪一

IPC: H01L27/06 ,  H01L29/739

CPC classification number: H01L29/7397 ,  H01L29/0619

Abstract: 一种半导体装置，具备：主元件，具有绝缘栅极双极性晶体管构造；和感应元件，具有回授电容比上述主元件大的绝缘栅极双极性晶体管构造。上述主元件连接在集电极端子与发射极端子之间。上述感应元件经由感应电阻相对于上述主元件并联连接在上述集电极端子与上述发射极端子之间。

公开(公告)号：CN102544003A

公开(公告)日：2012-07-04

申请号：CN201110351467.7

申请日：2011-11-08

Applicant: 株式会社东芝

Inventor： 松下宪一

IPC: H01L27/06 ,  H01L29/739

CPC classification number: H01L29/7397 ,  H01L29/0619

Abstract: 一种半导体装置，具备：主元件，具有绝缘门极双极性晶体管构造；和感应元件，具有回授电容比上述主元件大的绝缘门极双极性晶体管构造。上述主元件连接在集电极端子与发射极端子之间。上述感应元件经由感应电阻相对于上述主元件并联连接在上述集电极端子与上述发射极端子之间。

公开(公告)号：CN115117169A

公开(公告)日：2022-09-27

申请号：CN202110861494.2

申请日：2021-07-29

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 松下宪一 ,  安原纪夫

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/40

Abstract: 实施方式的半导体装置设定有单元区域和终端区域，并具备：第一电极；半导体部，设置在第一电极上的半导体部；绝缘膜，在终端区域中设置在半导体部上；多个第二电极，设置在绝缘膜上，当从上方观察时在从半导体部的中心朝向外周的第一方向排列并相互分离；第一浮动电极，设置在绝缘膜中，当从上方观察时与多个第二电极中的相邻的一对第二电极的间隙重叠，并隔着绝缘膜与一对第二电极中的一方对置；以及第二浮动电极，以与第一浮动电极分离的方式设置在绝缘膜中，当从上方观察时在间隙内与第一浮动电极重叠，与第一浮动电极重叠的部分位于在第一浮动电极中与间隙重叠的部分的下方，并隔着绝缘膜与一对第二电极中的另一方对置。

公开(公告)号：CN109524396A

公开(公告)日：2019-03-26

申请号：CN201810186983.0

申请日：2018-03-07

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 松下宪一

IPC: H01L27/06 ,  H01L29/739

Abstract: 实施方式提供能够提高间隔型IGBT的特性的半导体装置。实施方式的半导体装置具备具有第1面和第2面的半导体层、发射极电极、集电极电极、在与第1面大致平行的第1方向上延伸的沟槽栅极电极、在第1方向上延伸的虚拟沟槽栅极电极、p基极区域、发射极区域、n基极区域、集电极区域、沟槽栅极电极、沟槽栅极绝缘膜、虚拟沟槽栅极电极、虚拟沟槽栅极绝缘膜、连接于沟槽栅极电极以及虚拟沟槽栅极电极的第1栅极焊盘电极、连接在第1栅极焊盘电极与沟槽栅极电极之间的第1电阻、以及连接在第1栅极焊盘电极与虚拟沟槽栅极电极之间的第2电阻，沟槽栅极电极的CR时间常数小于虚拟沟槽栅极电极的CR时间常数。

公开(公告)号：CN100514670C

公开(公告)日：2009-07-15

申请号：CN200410101189.X

申请日：2004-12-20

Applicant: 株式会社东芝

Inventor： 中村和敏 ,  安原纪夫 ,  末代知子 ,  松下宪一 ,  中川明夫

IPC: H01L29/00 ,  H01L29/78 ,  H02M3/00

CPC classification number: H02M3/158 ,  H01L27/0922 ,  H01L29/41758 ,  H01L29/41775 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/7813 ,  H01L29/7835 ,  H01L2924/0002 ,  H02M1/08 ,  H02M7/003 ,  H01L2924/00

Abstract: 本发明提供一种包含功率MOSFET和驱动该晶体管的驱动电路的、适用于高速转换的非绝缘型DC-DC转换器。半导体装置具备高端开关元件、驱动电路和低端开关元件。所述高端开关元件形成于第1半导体基底上，向电流通路的一端提供输入电压，所述电流通路的另一端连接于电感上。所述驱动电路形成于形成所述高端开关元件的所述第1半导体基底上，驱动所述高端开关元件。所述低端开关元件形成于与所述第1半导体基底不同的第2半导体基底上，在漏极上连接电感，向源极提供基准电位。

公开(公告)号：CN1097854C

公开(公告)日：2003-01-01

申请号：CN96112047.9

申请日：1996-11-06

Applicant: 株式会社东芝

Inventor： 大村一郎 ,  小仓常雄 ,  松下宪一 ,  二宫英彰

IPC: H01L23/62 ,  H01L29/78

CPC classification number: H01L27/0248 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体装置，具有：主开关器件，具有高电压一侧主电极(12)、低电压一侧主电极(18)和第1栅极电极(17)；电场检测器件(20a)，具有与主开关器件产生的规定电场相对应，以不通过上述主开关器件内部的路径，使上述高电压一侧主电极与上述第1栅极电极之间变成导通状态的MOS构造(23，26，27)；导通电压施加装置(Rg)，依据上述导通状态给上述第1栅极电极加上导通电压。

公开(公告)号：CN1155784A

公开(公告)日：1997-07-30

申请号：CN96112047.9

申请日：1996-11-06

Applicant: 株式会社东芝

Inventor： 大村一郎 ,  小仓常雄 ,  松下宪一

IPC: H03K17/567

CPC classification number: H01L27/0248 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体装置，具有：主开关器件，具有高电压一侧主电极(12)、低电压一侧主电极(18)和第1栅极电极(17)；电场检测器件(20a)，具有与主开关器件产生的规定电场相对应，以不通过上述主开关器件内部的路径，使上述高电压一侧主电极与上述第1栅极电极之间变成导通状态的MOS构造(23，26，27)；导通电压施加装置(Rg)，依据上述导通状态给上述第1栅极电极加上导通电压。

公开(公告)号：CN112447833B

公开(公告)日：2024-06-04

申请号：CN202010060997.5

申请日：2020-01-19

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 松下宪一

IPC: H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/06 ,  H01L29/41

Abstract: 实施方式提供能够提高可靠性的半导体装置。实施方式的半导体装置具有第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、第2导电型的第1环状区域、第2导电型的第2环状区域、第2电极、第3电极、第1导电层、以及半绝缘层。第1环状区域设置在第2半导体区域与第3半导体区域之间，包围第2半导体区域。第2环状区域设置在第1环状区域与第3半导体区域之间，包围第1环状区域。第1导电层隔着绝缘层设置在第1环状区域之上、第2环状区域之上、以及位于第1环状区域与第2环状区域之间的第1半导体区域的第1区域之上，包围第2电极。半绝缘层与第2电极、第1导电层、以及第3电极相接。