公开(公告)号：CN1302087A

公开(公告)日：2001-07-04

申请号：CN00137393.5

申请日：2000-12-08

Applicant: 株式会社东芝

Inventor： 井口直 ,  姬野嘉朗 ,  角田弘昭

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L29/66825

Abstract: 提供一种能够防止因浮栅间电荷移动导致的数据破坏,并且提高可靠性的非易失性半导体存储器件。在硅衬底(1)中埋入划分带状元件形成区域(2)的元件分隔绝缘膜(4)。通过衬底(1)上的第一栅绝缘膜(5)形成浮栅(6),再通过第二栅绝缘膜(7)形成控制栅(8)。形成与控制栅(8)自对准的源、漏扩散层(12)。在邻接的存储单元之间,通过隔缝(13)在元件分隔绝缘膜(4)上,对浮栅(6)上的第二栅绝缘膜(7)与浮栅(6)一起进行分隔。

公开(公告)号：CN100423273C

公开(公告)日：2008-10-01

申请号：CN200510087664.7

申请日：2000-12-08

Applicant: 株式会社东芝

Inventor： 井口直 ,  姬野嘉朗 ,  角田弘昭

IPC: H01L27/115 ,  H01L29/78 ,  H01L21/8247 ,  H01L21/336

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L29/66825

Abstract: 提供一种非易失性半导体存储器件的制造方法，能够防止因浮栅间电荷移动导致的数据破坏，并且提高可靠性。其特征在于包括以上工序：在半导体衬底上形成划分元件形成区域的元件分隔绝缘膜；在半导体衬底上形成第一栅绝缘膜；在第一栅绝缘膜上淀积第一栅电极材料膜；蚀刻第一栅电极材料膜，在元件分隔绝缘膜上形成分隔第一栅电极材料膜的隔缝；蚀刻隔缝露出的元件分隔绝缘膜的表面，形成凹部；在第一栅电极材料膜和元件分隔绝缘膜上依次淀积第二栅绝缘膜和第二栅电极材料膜；依次蚀刻第二栅电极材料膜、第二栅绝缘膜、第一栅电极材料膜，布图形成第一栅电极材料膜构成的浮栅和第二栅电极材料膜构成的控制栅；以及形成与控制栅自对准的源、漏扩散层。

公开(公告)号：CN1310330C

公开(公告)日：2007-04-11

申请号：CN03145375.9

申请日：2003-07-08

Applicant: 株式会社东芝

Inventor： 姬野嘉朗 ,  角田弘昭

IPC: H01L27/105 ,  H01L27/112 ,  G06K19/07 ,  G06K19/077

CPC classification number: H01L27/11521 ,  H01L27/115

Abstract: 一种具有存储区域和外围区域的半导体存储器件，包括：存储单元，配置为存储数据，存储单元在半导体衬底的存储区域内形成，并且具有第一栅电极、第一和第二扩散层，第一栅电极具有第一上表面和第一侧表面；外围晶体管，在半导体衬底的外围区域内形成，具有第二栅电极、第三和第四扩散层，第二栅电极具有第二上表面和第二侧表面；第一接触层，连接到外围晶体管中第二栅电极的第二上表面；以及氮化硅层，在存储单元中第一栅电极的第一侧表面和外围晶体管中第二栅电极的第二侧表面的上方形成，氮化硅层不与第一接触层接触，在第一和第二栅电极的第一和第二侧表面上方形成的氮化硅层的厚度大致相同。

公开(公告)号：CN1722447A

公开(公告)日：2006-01-18

申请号：CN200510087664.7

申请日：2000-12-08

Applicant: 株式会社东芝

Inventor： 井口直 ,  姬野嘉朗 ,  角田弘昭

IPC: H01L27/115 ,  H01L29/78 ,  H01L21/8247 ,  H01L21/336

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L29/66825

Abstract: 提供一种能够防止因浮栅间电荷移动导致的数据破坏，并且提高可靠性的非易失性半导体存储器件。在硅衬底(1)中埋入划分带状元件形成区域(2)的元件分隔绝缘膜(4)。通过衬底(1)上的第一栅绝缘膜(5)形成浮栅(6)，再通过第二栅绝缘膜(7)形成控制栅(8)。形成与控制栅(8)自对准的源、漏扩散层(12)。在邻接的存储单元之间，通过隔缝(13)在元件分隔绝缘膜(4)上，对浮栅(6)上的第二栅绝缘膜(7)与浮栅(6)一起进行分隔。

公开(公告)号：CN100514653C

公开(公告)日：2009-07-15

申请号：CN03106687.9

申请日：2003-02-28

Applicant: 株式会社东芝

Inventor： 角田弘昭 ,  小林英行 ,  姬野嘉朗 ,  柴克育 ,  福原成太

IPC: H01L27/10 ,  H01L21/768

CPC classification number: H01L27/11521 ,  H01L27/115

Abstract: 一种非易失性半导体存储装置及其制造方法，该非易失性半导体存储装置在具有形成于半导体衬底上的栅绝缘膜、形成于上述栅绝缘膜上的浮置栅、形成于上述浮置栅上的控制栅、邻接上述栅绝缘膜而形成在上述半导体衬底中的源极区域和漏极区域、以及连接上述漏极区域的接触层的存储元件的上层上具备添加有Al或Ti的硅氧化膜。该非易失性半导体存储装置可以进一步抑制氢气对存储元件的侵入，可以提高数据保持特性。

公开(公告)号：CN1472815A

公开(公告)日：2004-02-04

申请号：CN03145375.9

申请日：2003-07-08

Applicant: 株式会社东芝

Inventor： 姬野嘉朗 ,  角田弘昭

IPC: H01L27/105 ,  H01L27/112 ,  G06K19/07 ,  G06K19/077

CPC classification number: H01L27/11521 ,  H01L27/115

Abstract: 一种具有存储区域和外围区域的半导体存储器件，包括：存储单元，配置为存储数据，存储单元在半导体衬底的存储区域内形成，并且具有第一栅电极、第一和第二扩散层，第一栅电极具有第一上表面和第一侧表面；外围晶体管，在半导体衬底的外围区域内形成，具有第二栅电极、第三和第四扩散层，第二栅电极具有第二上表面和第二侧表面；第一接触层，连接到外围晶体管中第二栅电极的第二上表面；以及氮化硅层，在存储单元中第一栅电极的第一侧表面和外围晶体管中第二栅电极的第二侧表面的上方形成，氮化硅层不与第一接触层接触，在第一和第二栅电极的第一和第二侧表面上方形成的氮化硅层的厚度近似一致。

公开(公告)号：CN1449044A

公开(公告)日：2003-10-15

申请号：CN03106687.9

申请日：2003-02-28

Applicant: 株式会社东芝

Inventor： 角田弘昭 ,  小林英行 ,  姬野嘉朗 ,  柴克育 ,  福原成太

IPC: H01L27/10 ,  H01L21/768

CPC classification number: H01L27/11521 ,  H01L27/115

Abstract: 提供一种可以提高数据保持特性的非易失性半导体存储装置及其制造方法。在存储元件的上层，具备包含以下群中的至少1个以上的层：添加有氮的硅氧化膜；添加有Al的硅氧化膜；Al的氧化物；添加有Ti的硅氧化膜；添加有氮和Al和Ti这3种中的2种的硅氧化膜；添加有氮和Al和Ti这3种的硅氧化膜；Ti的氧化物；Ti和Al的氧化物；由Ti、Ni、Co、Zr、Cu、Pt、V、Mg、U、Nd、La、Sc金属群中之一种组成的单体金属层；由包含这些金属群中2个以上的金属占全体的至少50％以上的二元以上的合金组成的层；由该合金的氮化物组成的层；或者由该合金的氢化物组成的层(例如Al2O3膜10)。