公开(公告)号：CN1444281A

公开(公告)日：2003-09-24

申请号：CN03120029.X

申请日：2003-03-11

Applicant: 日本电气株式会社

Inventor： 高桥美朝

IPC: H01L27/092 ,  H01L21/8238 ,  H01L21/28

CPC classification number: H01L27/124 ,  H01L27/1214 ,  H01L27/127 ,  H01L29/78621

Abstract: 本发明公开了一种半导体器件，其具有一个N沟道MOS晶体管和P沟道MOS晶体管，所述N沟道与P沟道MOS晶体管的每个由多晶硅层、栅绝缘膜、和包括了位于玻璃基片上的栅多晶硅的栅极构成。所述半导体器件的制造方法包括步骤：与注入杂质同时或在不同的另一步骤中，向所述栅多晶硅注入杂质，在形成MOS晶体管的源极/漏极时，或形成LDD(轻度掺杂漏极)时，在N沟道MOS晶体管中形成一个N型的栅多晶硅，在P沟道MOS晶体管中形成一个P型的栅多晶硅，而且，将所述多晶硅层的厚度设为小于形成沟道反转时出现的耗尽层的宽度。这样，降低了MOS晶体管的阈值电压的波动，从而实现了低电压驱动。

公开(公告)号：CN1285127C

公开(公告)日：2006-11-15

申请号：CN03120029.X

申请日：2003-03-11

Applicant: 日本电气株式会社 ,  NEC液晶技术株式会社

Inventor： 高桥美朝

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/28

CPC classification number: H01L27/124 ,  H01L27/1214 ,  H01L27/127 ,  H01L29/78621

Abstract: 本发明公开了一种半导体器件，其具有一个N沟道MOS晶体管和P沟道MOS晶体管，所述N沟道与P沟道MOS晶体管的每个由多晶硅层、栅绝缘膜、和包括了位于玻璃基片上的栅多晶硅的栅极构成。所述半导体器件的制造方法包括步骤：与注入杂质同时或在不同的另一步骤中，向所述栅多晶硅注入杂质，在形成MOS晶体管的源极/漏极时，或形成LDD(轻度掺杂漏极)时，在N沟道MOS晶体管中形成一个N型的栅多晶硅，在P沟道MOS晶体管中形成一个P型的栅多晶硅，而且，将所述多晶硅层的厚度设为小于形成沟道反转时出现的耗尽层的宽度。这样，降低了MOS晶体管的阈值电压的波动，从而实现了低电压驱动。

公开(公告)号：CN1272853C

公开(公告)日：2006-08-30

申请号：CN03153462.7

申请日：2003-08-13

Applicant: 日本电气株式会社

Inventor： 松永直记 ,  世良贤二 ,  高桥美朝

IPC: H01L27/12 ,  H01L29/78 ,  H01L21/336 ,  H01L21/84 ,  G02F1/136 ,  G09G3/36

CPC classification number: H01L27/1214 ,  H01L27/1259 ,  H01L27/3244 ,  H01L29/4908 ,  H01L29/78624

Abstract: 提供了一种薄膜半导体器件，其包括在玻璃衬底上形成的具有不同驱动电压的多个薄膜晶体管TFT，其中在多个薄膜晶体管的各驱动电压处的栅极绝缘膜的电场在大约1MV/cm至2MV/cm的范围内，并且p-型薄膜晶体管TFT的漏极浓度在大约3E+19/cm3至1E+20/cm3的范围内。

公开(公告)号：CN1484315A

公开(公告)日：2004-03-24

申请号：CN03153462.7

申请日：2003-08-13

Applicant: 日本电气株式会社

Inventor： 松永直记 ,  世良贤二 ,  高桥美朝

IPC: H01L27/12 ,  H01L29/78 ,  H01L21/336 ,  H01L21/84 ,  G02F1/136 ,  G09G3/36

CPC classification number: H01L27/1214 ,  H01L27/1259 ,  H01L27/3244 ,  H01L29/4908 ,  H01L29/78624

Abstract: 提供了一种薄膜半导体器件，其包括在玻璃衬底上形成的具有不同驱动电压的多个薄膜晶体管TFT，其中在多个薄膜晶体管的各驱动电压处的栅极电场在大约1MV/cm至2MV/cm的范围内，并且p－型薄膜晶体管TFT的漏极浓度在大约3E+19/cm3至1E+20/cm3的范围内。