公开(公告)号：CN111052393B

公开(公告)日：2023-11-14

申请号：CN201980003778.9

申请日：2019-01-25

Applicant: 富士电机株式会社

Inventor： 原田祐一 ,  高桥美咲 ,  横山浩大

IPC: H01L29/78 ,  H01L21/322 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/06 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

Abstract: 在RC‑IGBT中，期望防止FWD区域中的耐破坏量降低。提供一种半导体装置，具有：第1导电型的阳极区，其在二极管区设置于半导体基板中；第2导电型的漂移区，其至少设置于二极管区，在半导体基板中位于比阳极区靠近下方的位置；第2导电型的蓄积区，其至少设置于二极管区，在半导体基板的深度方向上位于阳极区与漂移区之间；以及绝缘膜，其具有沿第1方向延伸的多个接触部，且设置于半导体基板的上表面上，多个接触部包含设置于二极管区的第1接触部，第1接触部在第1接触部的在第1方向上的端部具有与蓄积区在深度方向上不重叠的第1非重叠区。

公开(公告)号：CN111033751B

公开(公告)日：2023-08-18

申请号：CN201880052063.8

申请日：2018-07-25

Applicant: 富士电机株式会社

Inventor： 高桥美咲 ,  原田祐一 ,  横山浩大

IPC: H01L29/739 ,  H01L21/322 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/07 ,  H01L27/088 ,  H01L29/06 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 提供一种半导体装置，具有：栅极流道部；以及设置于栅极流道部的下方的第1导电型的阱区，二极管区在半导体基板上具有多个第1接触部；第1导电型的阳极区；以及从半导体基板的下表面起设置到预先确定的深度范围的第2导电型的阴极区，阱区在第1方向上与二极管区接触，在将第1方向上相互对置的阱区的端部、多个第1接触部的至少1个第1接触部的端部和阴极区的端部虚拟地投影于半导体基板的上表面的情况下，作为阱区的端部与阴极区的端部之间的最短距离的第1距离比作为阱区的端部与至少1个第1接触部的端部之间的最短距离的第2距离大。

公开(公告)号：CN114730805A

公开(公告)日：2022-07-08

申请号：CN202180006775.8

申请日：2021-04-22

Applicant: 富士电机株式会社

Inventor： 横山浩大 ,  安喰彻 ,  白川彻

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/739 ,  H01L21/336 ,  H01L29/861 ,  H01L29/868

Abstract: 本发明提供一种半导体装置，所述半导体装置具备半导体基板，该半导体基板具有晶体管部和二极管部，半导体基板具有设置于内部的第一导电型的漂移区，晶体管部具有：晶体管区，其在俯视半导体基板时与二极管部分离；以及边界区，其在俯视半导体基板时位于晶体管区与二极管部之间，并且在漂移区中，在半导体基板的正面侧具有寿命控制区，边界区具有电流抑制结构。

公开(公告)号：CN112349766A

公开(公告)日：2021-02-09

申请号：CN202010572103.0

申请日：2020-06-22

Applicant: 富士电机株式会社

Inventor： 横山浩大 ,  安喰彻 ,  三塚要 ,  白川彻

IPC: H01L29/06 ,  H01L29/08 ,  H01L27/02 ,  H01L27/06

Abstract: 本发明提供半导体装置。抑制半导体装置的因温度变化引起的特性变化。所述半导体装置具备：半导体基板，其设置有第1导电型的漂移区；晶体管部，其具有与半导体基板的下表面接触的第2导电型的集电区；二极管部，其具有与半导体基板的下表面接触的第1导电型的阴极区，且沿着在半导体基板的上表面的排列方向与晶体管部交替地配置，晶体管部中的、从靠近半导体基板在排列方向上的中央的晶体管部起依次选择的2个以上的晶体管部在排列方向上的宽度比其他任一晶体管部在排列方向上的宽度大。

公开(公告)号：CN111052393A

公开(公告)日：2020-04-21

申请号：CN201980003778.9

申请日：2019-01-25

Applicant: 富士电机株式会社

Inventor： 原田祐一 ,  高桥美咲 ,  横山浩大

IPC: H01L29/78 ,  H01L21/322 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/06 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

Abstract: 在RC-IGBT中，期望防止FWD区域中的耐破坏量降低。提供一种半导体装置，具有：第1导电型的阳极区，其在二极管区设置于半导体基板中；第2导电型的漂移区，其至少设置于二极管区，在半导体基板中位于比阳极区靠近下方的位置；第2导电型的蓄积区，其至少设置于二极管区，在半导体基板的深度方向上位于阳极区与漂移区之间；以及绝缘膜，其具有沿第1方向延伸的多个接触部，且设置于半导体基板的上表面上，多个接触部包含设置于二极管区的第1接触部，第1接触部在第1接触部的在第1方向上的端部具有与蓄积区在深度方向上不重叠的第1非重叠区。

公开(公告)号：CN111033751A

公开(公告)日：2020-04-17

申请号：CN201880052063.8

申请日：2018-07-25

Applicant: 富士电机株式会社

Inventor： 高桥美咲 ,  原田祐一 ,  横山浩大

IPC: H01L29/739 ,  H01L21/322 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/07 ,  H01L27/088 ,  H01L29/06 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 提供一种半导体装置，具有：栅极流道部；以及设置于栅极流道部的下方的第1导电型的阱区，二极管区在半导体基板上具有多个第1接触部；第1导电型的阳极区；以及从半导体基板的下表面起设置到预先确定的深度范围的第2导电型的阴极区，阱区在第1方向上与二极管区接触，在将第1方向上相互对置的阱区的端部、多个第1接触部的至少1个第1接触部的端部和阴极区的端部虚拟地投影于半导体基板的上表面的情况下，作为阱区的端部与阴极区的端部之间的最短距离的第1距离比作为阱区的端部与至少1个第1接触部的端部之间的最短距离的第2距离大。