公开(公告)号：CN119725227A

公开(公告)日：2025-03-28

申请号：CN202311294698.8

申请日：2023-09-28

Applicant: 华为技术有限公司 ,  厦门大学

Inventor： 于大全 ,  王曼玉 ,  张英东 ,  郑莉

IPC: H01L21/78 ,  H01L21/71 ,  H01L21/768

Abstract: 本申请涉及芯片技术领域，尤其涉及一种器件切割方法、封装方法及其应用。其中，切割方法包括步骤：提供待切割的晶圆，在切割区域设置波浪形切割道，根据波浪形切割道在切割区域内布局多个通孔；波浪形切割道的线形为弧线和/或折线；沿波浪形切割道对所述待切割的晶圆进行切割处理，将至少两个相邻的所述芯片区域切割成独立的芯片单元。通过该切割方法切割后使得芯片边缘的切割残余区呈凹凸结构，在切割残余区的凸起部位有相对较大的尺寸可以合理布局数个通孔，将芯片边缘的切割残余区充分利用起来，提高对芯片的利用率，提高芯片通孔的集成密度，缩小后续封装体的尺寸，提升封装集成度，有利于后续堆叠、封装等操作。

公开(公告)号：CN118280957A

公开(公告)日：2024-07-02

申请号：CN202211711265.3

申请日：2022-12-29

Applicant: 华为技术有限公司 ,  厦门大学

Inventor： 于大全 ,  王曼玉 ,  郑莉

IPC: H01L23/528 ,  H01L21/48 ,  H01L25/065

Abstract: 本申请实施例提供一种芯片结构及其制备方法、芯片堆叠结构，用于改善导电通孔的制作过程难度较大的问题。功能芯片和第一导电连接部。功能芯片包括沿第一方向相对设置的第一表面和第二表面，功能芯片包括沿第二方向相邻接的第一部分和第二部分。第一部分沿第一方向的厚度小于第二部分沿第一方向的厚度，导电通孔贯穿第一部分。通过上述设置，有利于减小导电通孔的深宽比，有利于降低导电通孔的制作难度。第一导电连接部位于第一表面，第一导电连接部与导电通孔电连接。通过上述设置，在多个芯片结构层叠设置的情况下，一个芯片结构中的功能芯片可以通过第一导电连接部与另一个芯片结构电连接。

公开(公告)号：CN116657202A

公开(公告)日：2023-08-29

申请号：CN202310606505.1

申请日：2023-05-26

Applicant: 厦门大学

Inventor： 于大全 ,  黎科 ,  夏启飞 ,  王曼玉 ,  钟毅

IPC: C25D3/38 ,  C25D7/12 ,  C23C28/02 ,  C23C16/06 ,  C23C16/455 ,  C23C18/40 ,  C23C18/18

Abstract: 本发明属于封装转接板工艺技术领域，具体公开了一种用于高深宽比硅通孔填实的方法及镀液，其中用于高深宽比硅通孔填实的方法包括沉积Ru催化层：通过原子层沉积技术在样品表面沉积Ru催化层；化学镀铜种子层：将处理后的样品清洗后进行化学镀铜；电镀铜填充：对处理后的样品进行电镀，电镀结束后用水冲洗，吹干，制作切片。本发明的方法开发出可以实现在高深宽比硅盲孔形成致密铜钟子层的化镀铜配方以及无缺陷铜填实的电镀铜配方。