-
公开(公告)号：CN114861191A
公开(公告)日：2022-08-05
申请号：CN202210457392.9
申请日：2022-04-27
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种嵌入式设备安全启动架构及方法，属于嵌入式设备安全领域。本发明的架构包括嵌入式设备(1)、处理器单元(2)、存储设备单元(6)、密钥生产存储单元(7)以及存储设备(8)，所述处理器单元(2)包括加解密单元(3)、密钥管理单元(4)和调试接口封锁单元(5)。本发明在整个嵌入式设备启动过程中，使用密钥的分量加密储存，并且增加了硬件调试接口封锁保护，这增加了嵌入式设备应用程序和关键程序的存储安全。本发明中的密钥管理单元对密钥进行单独管理增加了密钥的安全性，从而保证嵌入式涉笔数据安全。本发明将密钥进行分量存储，不存储在一个存储设备中，可增加攻击者的破解难度。
-
公开(公告)号：CN110993597A
公开(公告)日：2020-04-10
申请号：CN201911271817.1
申请日：2019-12-12
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种涉及缩小封装体积的封装堆叠结构，其中，包括：封装基板、控制器晶粒、绝缘支撑垫片、控制器晶粒的键合丝、Flash存储晶粒以及Flash存储晶粒的键合丝；将控制器晶粒粘贴在封装基板上；经过键合工艺将控制器晶粒与封装基板通过键合丝进行电性连接；两片绝缘垫片分别粘贴在控制器晶粒两侧的封装基板上；两颗Flash存储晶粒分别堆叠在绝缘垫片上；Flash存储晶粒通过键合丝和封装基板进行电性连接，Flash存储晶粒为大尺寸晶粒，控制器晶粒为小尺寸晶粒。本发明采用的封装堆叠结构可以有效的缩小封装体积，提高了芯片的可靠性。
-
公开(公告)号：CN110795289A
公开(公告)日：2020-02-14
申请号：CN201911038278.7
申请日：2019-10-29
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种多时钟自动切换方法，包括：监测主时钟是否发生错误；判别备份时钟工作频率是否正常；监测主时钟是否丢失；通过主时钟判断备份时钟是否丢失；确定时钟是否切换：根据配置寄存器计数器值，对主时钟检测错误进行计数，如果计数值达到配置寄存器值，且主时钟发生错误，需要进行切换；如果主时钟发生了时钟错误，且备份时钟正常，满足切换条件，根据配置寄存器备份时钟的优先级确定对应切换的备份时钟；如果需要切换的备份时钟也发生错误，根据置寄存器备份时钟的优先级切换到次优先级的时钟。
-
公开(公告)号：CN110233729A
公开(公告)日：2019-09-13
申请号：CN201910587599.6
申请日：2019-07-02
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于PUF的加密固态盘密钥管理方法，其中，包括：主机上电，bios自检；安全UKey验证加密固态盘身份，用户验证口令，验证通过则发送口令hash值和门限密钥分量至加密固态盘，加密固态盘验证安全UKey身份。本发明在密钥的分级管理以及密钥的交互认证中均引入PUF的使用。在密钥管理过程中引入门限加密算法，将数据密钥密文分解之后分别存储于安全UKey和固态盘之中，任意一方失窃均无法恢复出完整数据密钥。密钥交互认证采用加密固态盘内置PUF模块上电生成的PUF值作为认证核心信任根，认证的安全性和可靠性更强。
-
公开(公告)号：CN115327275B
公开(公告)日：2024-06-07
申请号：CN202211005595.0
申请日：2022-08-22
Applicant: 北京计算机技术及应用研究所
IPC: G01R31/00
Abstract: 本发明涉及一种适用于环境试验的测试系统，属于测试领域。本发明的系统包括PC机、测试工装、陪测工装、单端接口板及线缆，测试工装包括主控板和专用接口板，陪测工装包括工装结构和陪测差分板。本发明在多被测对象情况下实现远距离可靠传输，本发明应用范围广，可参与高低温工作试验、高低温存储试验、振动、冲击及离心力(加速度)试验；本发明的陪测工装可靠性高，无论是力学试验测试，还是高温工作、低温工作、高温存储、低温存储等环境试验，差分板均无问题。
-
Patent Agency Ranking
公开(公告)号：CN115686957A
公开(公告)日：2023-02-03
申请号：CN202211272955.3
申请日：2022-10-18
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种适用于严苛环境的PCIE外插卡测试系统，属于工控测试领域。本发明的系统包括：工控机、测试工装(包括一个PCIE外插卡载板)、测试线缆和PCIE转接卡。本发明通信线缆可远距离可靠传输，目前试验线缆长度为1.2米，PCIE Gen3.0×4正确通信；本发明的测试工装是被测设备的载体，由于PCIE金手指形态接口不防水、不耐湿热和不抗振动冲击，测试工装屏蔽或者衰减了试验过程中施加的应力对被测对象的影响，是环境试验或可靠性试验是否成功的有利保障。本发明的测试系统可靠性高，应用范围广。
-
公开(公告)号：CN110531935B
公开(公告)日：2023-02-03
申请号：CN201910807810.0
申请日：2019-08-29
Applicant: 北京计算机技术及应用研究所
IPC: G06F3/06
Abstract: 本发明涉及一种基于物理页相对温度的SLC闪存磨损均衡方法，其中，包括：闪存控制器上电后，接收到写请求，写请求中带有待写入物理块中待选各页的对应数据，确定待选各页的相对温度数值未超过设定的温度阈值，并从待选各页中选取擦写次数最小的物理页作为待写入物理页；将写请求中带有的对应数据与待写入页中原有数据作比较，包括：对每页的数据写入前后各晶体管翻转情况进行统计，根据浮栅晶体管电气特性，获得对应页的相对温度，将相对温度与物理块PE次数共同作为磨损均衡方法的考核指标。
-
公开(公告)号：CN109446015B
公开(公告)日：2022-05-27
申请号：CN201811255540.9
申请日：2018-10-26
Applicant: 北京计算机技术及应用研究所
IPC: G06F11/26
Abstract: 本发明涉及NVMe原型仿真验证结构，其中，包括：模拟主机内存用于模拟主机内存；提取数据和打印接收包信息模块用于从数据包里把数据提取出来，执行译码，并把接收到的包信息打印到文件中；解码模块的用于分析接收包和发送包的包头信息；组包模块用于根据包的格式，把要发送的数据或命令组包；模拟RAM用于模拟随机存储器；接收数组用于把接收到的包存到接收数组里，发送数组用于把要发送的数组存到发送数组里；NVMe控制器是要被验证的模块；打印发送包信息模块，用于把发送包的信息打印到文件中。
-
公开(公告)号：CN108763144A
公开(公告)日：2018-11-06
申请号：CN201810275500.4
申请日：2018-03-30
Applicant: 北京计算机技术及应用研究所
CPC classification number: G06F15/7867 , G06F13/385 , G06F13/4068
Abstract: 本发明公开了一种集成四核DSP及1553B总线控制器的SIP封装电路，其中，包括：1553B收发器、用户I/O、配置PROM、ADC、总线驱动、FPGA、JTAG总线、FLASH、四核DSP、EMIF总线和SRAM；FPGA与四核DSP通过EMIF总线双向连接，FPGA与四核DSP通过EMIF总线双向连接，FPGA与四核DSP连接，FLASH通过EMIF总线双向连接FPGA和四核DSP，SRAM通过EMIF总线双向连接FPGA和四核DSP，1553B收发器和FPGA双向连接，配置PROM和FPGA双向连接，ADC和总线驱动单向互联，FPGA和总线驱动单向互联。本发明可在有限空间内集成多种元件裸片，有效减小计算控制器的体积和重量。
-
公开(公告)号：CN119416726A
公开(公告)日：2025-02-11
申请号：CN202411434531.1
申请日：2024-10-15
Applicant: 北京计算机技术及应用研究所
IPC: G06F30/392 , G06F30/394 , G06F30/398 , G06F30/337 , G06F115/02
Abstract: 本发明属于芯片设计领域，提出一种SoC系统的分组总线互连架构，包括一条系统总线矩阵SYS_BUS_Matrix、至少1路处理器总线矩阵CBM、至少1路高速外设总线矩阵HPBM、至少1路存储器总线矩阵RBM和1路低速外设总线矩阵SPBM，其中，CBM、HPBM、RBM和SPBM均通过总线桥与SYS_BUS_Matrix连接；CBM上挂载嵌入式处理器，同时CBM连接RMB；HPBM上挂载高速外设，同时HPBM连接RMB；RBM上挂载RAM存储器，同时RBM连接CBM、HPBM；SPBM通过AXI‑AHB桥连接多路AHB总线，SPBM通过AXI‑APB桥连接多路APB总线，同时SPBM连接SYS_BUS_Matrix，AHB总线或APB总线上挂载多路低速外设。本发明能够均衡处理器、高速外设、存储等模块之间总线传输，有效减少高速接口之间的总线竞争，提高数据传输效率，简化芯片后端实现，从而使整个SOC系统性能最优化。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.03 seconds)
