-
公开(公告)号：CN105006488B
公开(公告)日：2018-11-16
申请号：CN201510386091.1
申请日：2015-07-05
Applicant: 兰州大学
IPC: H01L29/788 , H01L21/336 , H01L29/04 , H01L51/05
Abstract: 本发明公开了基于有机场效应晶体管的多晶硅浮栅存储器及其制备方法，栅电极采用厚度为100～300nm重掺杂的低阻单晶硅衬底；形成于栅电极硅衬底表面的栅绝缘介质层；嵌于栅绝缘介质层与隧穿绝缘介质层之间的多晶硅浮栅，作为电荷存储单元；形成于浮栅表面的隧穿绝缘介质层；在隧穿绝缘介质层表面上生长有机半导体材料，形成器件的有源层；在有源层表面，通过金属掩膜真空蒸镀金属，形成器件的源极、漏极。本发明的有益效果是降低基于有机场效应晶体管浮栅存储器的工作电压，实现器件的高密度存储，提高器件保持特性，降低器件制造成本。
-
公开(公告)号：CN106067798A
公开(公告)日：2016-11-02
申请号：CN201610517487.X
申请日：2016-07-04
Applicant: 兰州大学
Abstract: 本发明公开一种基于pn结的基本元件，和用这种元件构成的可用于实现逻辑电路运算的器件。本发明的一种基于pn结的可构成逻辑运算器件的元件，由pn结和位于pn结外的位于绝缘层上的电极构成，它由在pn结之上设置一个绝缘层和位于绝缘层之上的电极构成的栅极，位于pn结外的p型区域和n型区域分别接信号的接线端构成。由本发明的这种器件可构成不同的逻辑运算的器件。本发明的元器件结构简单，继承了传统的硅工艺，不需要其他特殊的工艺，与传统的BJT和MOSFET相比体积更加微小，可实现更高的集成度，而且本发明用于逻辑运算电路，既可以用电压驱动，也可以用电流驱动，且驱动电压和电流比较低，具有广阔的应用前景。
-
公开(公告)号：CN104810395A
公开(公告)日：2015-07-29
申请号：CN201510182834.3
申请日：2015-04-16
Applicant: 兰州大学
IPC: H01L29/772 , H01L29/08 , H01L21/335
CPC classification number: H01L29/7722 , H01L29/1029 , H01L29/66416
Abstract: 本发明涉及一种小功率的常关型表面栅型静电感应晶体管（SIT）及制造方法。本发明的晶体管由：漏极、位于漏极之上的N+低阻单晶的衬底、位于N+低阻单晶的衬底之上的N-高阻外延层和位于N-高阻外延层内的相互并联的多个SIT单元并联而构成，其中的有源区采用短沟道设计。本发明的器件可在相应的工艺支持下使器件栅体杂质浓度高且杂质分布更加均匀，降低了栅体自身的压降，增加了栅控灵敏度，提高了器件跨导，同时栅源面积减小，降低栅源寄生电容，增大SIT工作频率。相对于现有技术，本发明的短沟道设计取得了彻底的革命性的改进。
-
公开(公告)号：CN105006488A
公开(公告)日：2015-10-28
申请号：CN201510386091.1
申请日：2015-07-05
Applicant: 兰州大学
IPC: H01L29/788 , H01L21/336 , H01L29/04 , H01L51/05
CPC classification number: H01L29/788 , H01L29/04 , H01L29/66825 , H01L51/05
Abstract: 本发明公开了基于有机场效应晶体管的多晶硅浮栅存储器及其制备方法，栅电极采用厚度为100～300nm重掺杂的低阻单晶硅衬底；形成于栅电极硅衬底表面的栅绝缘介质层；嵌于栅绝缘介质层与隧穿绝缘介质层之间的多晶硅浮栅，作为电荷存储单元；形成于浮栅表面的隧穿绝缘介质层；在隧穿绝缘介质层表面上生长有机半导体材料，形成器件的有源层；在有源层表面，通过金属掩膜真空蒸镀金属，形成器件的源极、漏极。本发明的有益效果是降低基于有机场效应晶体管浮栅存储器的工作电压，实现器件的高密度存储，提高器件保持特性，降低器件制造成本。
-
Patent Agency Ranking
公开(公告)号：CN106356404A
公开(公告)日：2017-01-25
申请号：CN201610849262.4
申请日：2016-09-23
Applicant: 兰州大学
IPC: H01L29/772 , H01L29/10 , H01L29/06 , H01L21/335
CPC classification number: H01L29/7722 , H01L29/0684 , H01L29/1029 , H01L29/66416
Abstract: 本发明涉及一种电流增强型静电感应晶体管(SIT)及其制备方法。本发明的晶体管包括漏极、位于漏极之上的低阻单晶衬底、位于低阻单晶衬底之上的高阻外延层和位于高阻外延层内相互并联的多个SIT单元，其特征是位于高阻外延层内、沟道下方有一层低阻隐埋层。本发明的器件通过引入隐埋层，有效提高了漏-源偏压对沟道势垒的控制效率，从而提高了器件的输出电流和其他输出特性，是一种能同时适用于N沟道SIT和P沟道SIT增强电流的有效方法。
-
公开(公告)号：CN204632764U
公开(公告)日：2015-09-09
申请号：CN201520230938.2
申请日：2015-04-16
Applicant: 兰州大学
IPC: H01L29/772 , H01L29/08 , H01L21/335
Abstract: 本实用新型涉及一种表面栅型静电感应晶体管(SIT)。本实用新型的晶体管由：漏极、位于漏极之上的N+低阻单晶的衬底、位于N+低阻单晶的衬底之上的N-高阻外延层和位于N-高阻外延层内的相互并联的多个SIT单元并联而构成，其中的有源区采用短沟道设计。本实用新型的器件降低了栅体自身的压降，增加了栅控灵敏度，提高了器件跨导，同时栅源面积减小，降低栅源寄生电容，增大SIT工作频率。相对于现有技术，本实用新型的短沟道设计取得了彻底的革命性的改进。
-
公开(公告)号：CN206022372U
公开(公告)日：2017-03-15
申请号：CN201621077243.6
申请日：2016-09-23
Applicant: 兰州大学
IPC: H01L29/772 , H01L29/10 , H01L29/06
Abstract: 本实用新型涉及一种电流增强型静电感应晶体管(SIT)。本实用新型的晶体管包括漏极、位于漏极之上的低阻单晶衬底、位于低阻单晶衬底之上的高阻外延层和位于高阻外延层内相互并联的多个SIT单元，其特征是位于高阻外延层内、沟道下方有一层低阻隐埋层。本实用新型的器件通过引入隐埋层，有效提高了漏-源偏压对沟道势垒的控制效率，从而提高了器件的输出电流和其他输出特性，是一种能同时适用于N沟道SIT和P沟道SIT增强电流的有效方法。
-
公开(公告)号：CN205961087U
公开(公告)日：2017-02-15
申请号：CN201620692661.X
申请日：2016-07-04
Applicant: 兰州大学
IPC: H03K19/20
Abstract: 本实用新型公开一种可实现“与”、“或”、“与非”以及“或非”四种逻辑运算的基于pn结的逻辑运算器件。本实用新型由两个基本元件按pn-pn的顺序串联起来，其中一个元件为阴极接地，另一个元件为阳极接一个高电平，两个pn结逻辑运算器件的栅极分别为输入电压Vin1和Vin2，两个元件上的电压降分别为输出电压Vout1和Vout2，其中所述的每个基本元件为在一个pn结之上设置一个绝缘层，在绝缘层之上设置电极构成的栅极，位于pn结外的p型区域和n型区域分别为接线端。本实用新型的元器件结构简单，继承了传统的硅工艺，不需要其他特殊的工艺，具有体积更加微小，可实现更高的集成度，而且本实用新型用于逻辑运算电路，既可以用电压驱动，也可以用电流驱动，且驱动电压和电流比较低，具有广阔的应用前景。
-
公开(公告)号：CN204857725U
公开(公告)日：2015-12-09
申请号：CN201520474613.9
申请日：2015-07-05
Applicant: 兰州大学
IPC: H01L27/115 , H01L29/788 , H01L51/05
Abstract: 本实用新型公开了一种基于有机场效应晶体管的多晶硅浮栅存储器，栅电极采用厚度为100～300nm重掺杂的低阻单晶硅衬底；形成于栅电极硅衬底表面的栅绝缘介质层；嵌于栅绝缘介质层与隧穿绝缘介质层之间的多晶硅浮栅，作为电荷存储单元；形成于浮栅表面的隧穿绝缘介质层；在隧穿绝缘介质层表面上生长有机半导体材料，形成器件的有源层；在有源层表面形成器件的源极、漏极。本实用新型的有益效果是降低基于有机场效应晶体管浮栅存储器的工作电压，实现器件的高密度存储，提高器件保持特性，降低器件制造成本。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.053 seconds)
