公开(公告)号：CN102130176B

公开(公告)日：2012-11-14

申请号：CN201010619509.6

申请日：2010-12-31

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 程新红 ,  何大伟 ,  王中健 ,  徐大伟 ,  夏超 ,  宋朝瑞 ,  俞跃辉

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/36

Abstract: 本发明公开了一种具有缓冲层的SOI超结LDMOS器件，该器件包括SOI衬底和位于所述SOI衬底之上的有源区；所述有源区包括：栅区、分别位于所述栅区两侧的源区和漏区、位于所述栅区之下的体区、位于所述体区与所述漏区之间的漂移区；所述漂移区包括横向超结结构和位于所述横向超结结构上方的缓冲层。本发明将缓冲层设于漂移区上方，可以缓解衬底辅助耗尽效应对SOI超结LDMOS漂移区电荷平衡的影响，提高器件的击穿电压，并且使制作缓冲层时的掺杂深度大幅变浅，不仅降低了杂质的注入能量，而且更容易实现漂移区杂质的均匀分布，工艺难度大大降低。

公开(公告)号：CN101777564B

公开(公告)日：2011-06-15

申请号：CN200910200721.6

申请日：2009-12-24

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 程新红 ,  何大伟 ,  俞跃辉 ,  肖德元 ,  王中健 ,  徐大朋

IPC: H01L27/12 ,  H01L29/78 ,  H01L29/41 ,  H01L21/84 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/1211 ,  H01L21/845

Abstract: 本发明公开了一种具有垂直栅结构的SOI CMOS器件，包括SOI衬底，以及生长在SOI衬底上的NMOS区和PMOS区，所述NMOS区和PMOS区共用一个垂直栅区，所述垂直栅区与NMOS区和PMOS区位于同一平面上，垂直栅区位于NMOS区和PMOS区之间；垂直栅区与NMOS区之间隔离有栅氧化层；垂直栅区与PMOS区之间隔离有栅氧化层。本发明占用面积小，版图层数少，工艺简单，敞开的体区能够完全避免传统SOI CMOS器件的浮体效应，并方便对寄生电阻、电容的测试。

公开(公告)号：CN101916779A

公开(公告)日：2010-12-15

申请号：CN201010231661.7

申请日：2010-07-20

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 程新红 ,  何大伟 ,  王中健 ,  徐大伟 ,  宋朝瑞 ,  俞跃辉

IPC: H01L29/78 ,  H01L27/12 ,  H01L21/336 ,  H01L21/762 ,  H01L21/3205

Abstract: 本发明公开了一种可完全消除衬底辅助耗尽效应的SOI超结LDMOS结构，该结构包括底层硅膜，导电层，埋氧层，有源区，沟槽隔离结构，电极；底层硅膜位于该结构的最底层；导电层位于底层硅膜的上表面，包括电荷引导层和生长于电荷引导层的上、下表面的阻挡层；埋氧层位于导电层的上表面；有源区包括源区、沟道区、漏区、漂移区、位于沟道区上表面的栅区、位于栅区与沟道区之间的栅氧化层；漂移区由交替排布的n型柱区和p型柱区构成；沟槽隔离结构位于有源区周围；电极包括源极、栅极、漏极、从导电层引出的导电极。本发明可以将积聚在埋氧层下界面处的电荷释放，完全消除衬底辅助耗尽效应，提高器件的击穿电压。

公开(公告)号：CN101916730A

公开(公告)日：2010-12-15

申请号：CN201010234294.6

申请日：2010-07-22

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 程新红 ,  何大伟 ,  王中健 ,  徐大伟 ,  宋朝瑞 ,  俞跃辉

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/36

CPC classification number: H01L29/7824 ,  H01L29/0634

Abstract: 本发明公开了一种具有线性缓冲层的SOI超结LDMOS制作方法，该方法通过计算缓冲层杂质浓度，制作缓冲层掺杂版图，从而利用离子注入制作出杂质在横向上近似线性分布的缓冲层，然后在制作有缓冲层的SOI衬底上外延单晶硅至器件所需厚度，在缓冲层旁形成p阱体区，随后在p阱体区上制作栅区、源区、体接触区，并在缓冲层上制作漂移区和漏区，使所述漂移区位于所述p阱体区与漏区之间。该制作方法通过在超结下面引入一层杂质浓度在横向上近似线性分布的缓冲层，补偿纵向电场的剩余电荷，进而可消除衬底辅助耗尽效应对SOI超结LDMOS漂移区电荷分布的影响，提高器件击穿电压。

公开(公告)号：CN101764136A

公开(公告)日：2010-06-30

申请号：CN200910200719.9

申请日：2009-12-24

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 程新红 ,  何大伟 ,  俞跃辉 ,  肖德元 ,  王中健 ,  徐大朋

IPC: H01L27/12 ,  H01L23/528 ,  H01L29/423

Abstract: 本发明公开了一种可调节垂直栅SOI CMOS器件沟道电流的叉指型结构，其由多个垂直栅SOI CMOS器件并列排布而成，其中相邻的垂直栅SOI CMOS器件的PMOS区与PMOS区相邻，NMOS区与NMOS区相邻；所有垂直栅SOICMOS器件的源区位于同一侧，漏区位于另一侧；所有垂直栅SOI CMOS器件的栅极从侧面引出形成叉指栅极。相邻的PMOS区共用一个体电极，相邻的NMOS区共用一个体电极，所有体电极并行相连形成叉指体电极。所有源区引出的源极并行连接形成叉指源极；所有漏区引出的漏极并行连接形成叉指漏极。本发明将多个CMOS器件的栅极通过叉指型拓扑结构并联起来，相当于提高了垂直栅SOI CMOS器件的等效栅宽，可以起到调节其沟道电流的目的。

公开(公告)号：CN102130013B

公开(公告)日：2012-07-11

申请号：CN201010619508.1

申请日：2010-12-31

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 程新红 ,  何大伟 ,  王中健 ,  徐大伟 ,  夏超 ,  宋朝瑞 ,  俞跃辉

IPC: H01L21/336 ,  H01L21/265 ,  H01L21/762

Abstract: 本发明公开了一种具有缓冲层的SOI超结LDMOS器件制作方法，该方法首先对SOI衬底的顶层硅进行N型离子注入，使整个漂移区下方成为N型区域；然后对所述漂移区进行浅掺杂N型离子注入，在漂移区的表层形成浅掺杂N型缓冲层；之后通过版图对所形成的N型区域进行P型离子注入，在所述N型区域中形成等间隔的多个横向P型柱区，将所述N型区域划分为多个横向N型柱区，交替排列的P型柱区和N型柱区组成横向超结结构。本发明将缓冲层设于漂移区上方，可以抑制衬底辅助耗尽效应对SOI超结LDMOS漂移区电荷平衡的影响，提高了器件的击穿电压，并且通过巧妙地调整N/P离子注入的步骤，设计版图和离子注入浓度等，进一步简化了工艺，降低了生产成本。

公开(公告)号：CN101916761B

公开(公告)日：2012-07-04

申请号：CN201010231684.8

申请日：2010-07-20

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 程新红 ,  何大伟 ,  王中健 ,  徐大伟 ,  宋朝瑞 ,  俞跃辉

IPC: H01L27/12 ,  H01L21/762 ,  H01L21/3205

Abstract: 本发明公开了一种SOI埋氧层下的导电层及其制作工艺，其中所述SOI包括由下至上生长的底层硅膜、埋氧层、顶层硅膜；所述导电层生长于底层硅膜和埋氧层之间；所述导电层包括电荷引导层和阻挡层，所述阻挡层生长于所述电荷引导层的上、下表面。本发明可以将器件内部产生的热量通过导电层迅速排至外部，有效减小SOI的自热效应；而且使非绝缘性的衬底效果和完全绝缘的衬底一样；此外其可以释放界面积聚的多余电荷，缓解纵向电场对器件内部电荷分布的影响。

公开(公告)号：CN102130012A

公开(公告)日：2011-07-20

申请号：CN201010619485.4

申请日：2010-12-31

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 程新红 ,  何大伟 ,  王中健 ,  徐大伟 ,  夏超 ,  宋朝瑞 ,  俞跃辉

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/265

CPC classification number: H01L29/7824 ,  H01L29/0634 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/66681

Abstract: 本发明公开了一种SOI超结LDMOS器件的LDD、LDS及缓冲层一体化制作方法，该方法采用SOI衬底对顶层硅进行离子注入形成交替排列的N型和P型柱区，作为漂移区的横向超结结构；然后利用多次离子注入方式对所述顶层硅中除漂移区以外的部分掺杂，形成P阱体区，制作出栅区；之后不采用版图，利用自对准工艺直接对所述SOI衬底露出的顶层硅表面进行浅掺杂N型离子注入，从而同时在漂移区的表层形成浅掺杂N型缓冲层，在源、漏区的位置分别形成LDS和LDD；最后再制作源区、漏区和体接触区完成器件。该方法制作的缓冲层处于漂移区表层，LDD和LDS以及缓冲层两步工艺一体化完成，节省版图，大大降低了工艺难度。

公开(公告)号：CN101777564A

公开(公告)日：2010-07-14

申请号：CN200910200721.6

申请日：2009-12-24

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 程新红 ,  何大伟 ,  俞跃辉 ,  肖德元 ,  王中健 ,  徐大朋

IPC: H01L27/12 ,  H01L29/78 ,  H01L29/41 ,  H01L21/84 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/1211 ,  H01L21/845

Abstract: 本发明公开了一种具有垂直栅结构的SOI CMOS器件，包括SOI衬底，以及生长在SOI衬底上的NMOS区和PMOS区，所述NMOS区和PMOS区共用一个垂直栅区，所述垂直栅区与NMOS区和PMOS区位于同一平面上，垂直栅区位于NMOS区和PMOS区之间；垂直栅区与NMOS区之间隔离有栅氧化层；垂直栅区与PMOS区之间隔离有栅氧化层。本发明占用面积小，版图层数少，工艺简单，敞开的体区能够完全避免传统SOI CMOS器件的浮体效应，并方便对寄生电阻、电容的测试。

公开(公告)号：CN101764102A

公开(公告)日：2010-06-30

申请号：CN200910200722.0

申请日：2009-12-24

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 程新红 ,  何大伟 ,  俞跃辉 ,  肖德元 ,  王中健 ,  徐大朋

IPC: H01L21/84 ,  H01L21/768 ,  H01L21/28

Abstract: 本发明公开了一种具有垂直栅结构的SOI CMOS器件的制作方法，该方法为：由下至上依次生长硅衬底层，埋层氧化层，单晶硅顶层；采用STI工艺在单晶硅顶层位置处形成的有源区进行氧化物隔离；有源区包括NMOS区和PMOS区；在NMOS区和PMOS区中间刻蚀一个窗口，利用热氧化的方法在窗口内侧壁形成NMOS和PMOS栅氧化层；在窗口处淀积多晶硅，填满，掺杂，然后通过化学机械抛光形成垂直栅区；在NMOS和PMOS沟道采用多次离子注入的方式掺杂再快速退火，源漏区则采用离子注入方式重掺杂。本发明工艺简单，制作出的器件占用面积小版图层数少，能够完全避免浮体效应，方便对寄生电阻电容的测试。