-
公开(公告)号：CN105655368A
公开(公告)日：2016-06-08
申请号：CN201610028134.3
申请日：2016-01-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/24 , H01L29/167 , H01L29/423 , H01L21/82
CPC classification number: H01L27/2409 , H01L21/82 , H01L27/2436 , H01L27/2445 , H01L29/167 , H01L29/4232
Abstract: 本发明提供一种三维堆叠相变存储阵列器件及其制备方法，所述三维堆叠相变存储阵列器件中，无结型晶体管的栅极采用控制栅极的阶梯式引出方式，形成SSL控制端，WL、BL和SSL的交界点处有一个相变存储单元，实现对每一个存储位点的读、写、擦操作。此外，栅极导电材料与绝缘介质层所构成的堆叠结构横跨在相邻的两个钨塞之上，实现了相变材料层的共用，最大程度地降低工艺成本，提升存储密度。本发明的三维堆叠相变存储阵列器件的制备方法与传统CMOS工艺兼容，无结型晶体管和相变单元的形成均为低温工艺，其热处理制程不会对外围电路造成性能漂移，并且无结型晶体管的沟道采用无浓度梯度重掺杂多晶硅材料，有效地避免了离子注入等掺杂工艺引入的额外光罩。
-
公开(公告)号：CN102539467A
公开(公告)日：2012-07-04
申请号：CN201010583561.0
申请日：2010-12-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01N25/12
Abstract: 本发明涉及一种分析相变材料结晶速率和结晶温度的方法，该方法包括以下步骤：步骤一、对要分析的各个相变材料进行测试，提取它们在同等升温速率下的电阻和温度关系曲线；步骤二、对各个相变材料的电阻和温度关系曲线的拟合函数进行一阶导数求导，通过一阶导数曲线分析比较各相变材料的结晶温度；步骤三、对各个相变材料的拟合函数进行二阶导数求导，通过二阶导数曲线分析比较各相变材料的结晶速率。利用该分析方法可以对多种相变材料进行比较，从而得到准确的比较结果，选取出最为合适的相变材料，有利于相变材料在器件操作应用中的保持力和操作速率的提高。
-
公开(公告)号：CN101763452B
公开(公告)日：2011-12-21
申请号：CN201010022539.9
申请日：2010-01-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明涉及一种相变存储器的模拟方法，包括以下步骤：A根据工艺要求建立相变存储单元的几何模型；B当相变存储单元负载电流时，相变材料的电导率设定为等效熔融态电导率为1041/Ωm量级的固定值；当负载电压时，相变材料的电导率设定为等效晶态电导率，通过计算而得，式中R为基准电阻；C利用有限元计算法根据电热耦合方程计算出相变存储单元负载不同电流或电压下的电势分布和温度分布；D根据相变材料的熔融区域，计算相变存储单元在负载不同电流或者电压下的电阻值，从而得到RI关系曲线或RV关系曲线。本发明通过引入基准电阻，求得不同工艺尺寸下相变材料的等效电导率，能够在不同工艺尺寸下模拟器件的电场和热场及RI和RV的关系。
-
公开(公告)号：CN106098721B
公开(公告)日：2018-12-25
申请号：CN201610692865.8
申请日：2016-08-19
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明公开了一种三维1D1R相变存储器单元及其制备方法，属于微电子制造及存储器技术领域。该三维1D1R相变存储器单元包括：二极管层和绝缘层的周期性交替堆叠结构；光刻与刻蚀该堆叠结构所形成的深孔；在该深孔内壁及底部形成相变材料薄膜和顶电极薄膜；以及在该深孔内形成绝缘层，且绝缘介质层充满该深孔，其中，相变材料薄膜的电阻受所对应的二极管单元驱动控制。本发明基于二极管选通相变存储单元作为1D1R结构，采用可三维堆叠的二极管阵列制备方法，实现高集成密度、低工艺成本，能够有效抑制阵列结构中邻近电流串扰的三维可堆叠相变存储器阵列。本发明有效地解决了新一代高速、高密度、嵌入式海量存储的技术难题。
-
公开(公告)号：CN104392058B
公开(公告)日：2017-07-28
申请号：CN201410712365.7
申请日：2014-11-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种外延双沟道隔离二极管驱动阵列建模方法及仿真模型，提取单一器件尺寸、规模及基准工艺条件下的二极管阵列器件的工艺模型参数和器件模型参数并建立工艺模型和器件模型；依据实验流片的参数测试结果校验得到的工艺模型参数和器件模型参数；根据校验后的工艺模型参数和器件模型参数建立二极管电学特性与器件尺寸、工艺模型参数和器件模型参数的依存性关系；利用寄生三极管网络模型仿真二极管阵列内部正向驱动电流、串扰电流与衬底漏电流之间的关系，然后校验二极管阵列器件的工艺优化条件。根据下一代二极管驱动阵列器件的性能要求，可以方便、快捷地确定器件工艺条件和器件参数，预测器件性能。
-
Patent Agency Ranking
公开(公告)号：CN104392058A
公开(公告)日：2015-03-04
申请号：CN201410712365.7
申请日：2014-11-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种外延双沟道隔离二极管驱动阵列建模方法及仿真模型，提取单一器件尺寸、规模及基准工艺条件下的二极管阵列器件的工艺模型参数和器件模型参数并建立工艺模型和器件模型；依据实验流片的参数测试结果校验得到的工艺模型参数和器件模型参数；根据校验后的工艺模型参数和器件模型参数建立二极管电学特性与器件尺寸、工艺模型参数和器件模型参数的依存性关系；利用寄生三极管网络模型仿真二极管阵列内部正向驱动电流、串扰电流与衬底漏电流之间的关系，然后校验二极管阵列器件的工艺优化条件。根据下一代二极管驱动阵列器件的性能要求，可以方便、快捷地确定器件工艺条件和器件参数，预测器件性能。
-
公开(公告)号：CN102539467B
公开(公告)日：2013-06-05
申请号：CN201010583561.0
申请日：2010-12-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01N25/12
Abstract: 本发明涉及一种分析相变材料结晶速率和结晶温度的方法，该方法包括以下步骤：步骤一、对要分析的各个相变材料进行测试，提取它们在同等升温速率下的电阻和温度关系曲线；步骤二、对各个相变材料的电阻和温度关系曲线的拟合函数进行一阶导数求导，通过一阶导数曲线分析比较各相变材料的结晶温度；步骤三、对各个相变材料的拟合函数进行二阶导数求导，通过二阶导数曲线分析比较各相变材料的结晶速率。利用该分析方法可以对多种相变材料进行比较，从而得到准确的比较结果，选取出最为合适的相变材料，有利于相变材料在器件操作应用中的保持力和操作速率的提高。
-
公开(公告)号：CN101976677B
公开(公告)日：2012-04-18
申请号：CN201010292303.7
申请日：2010-09-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/24 , H01L29/872 , H01L29/22 , H01L21/82
Abstract: 本发明公开了一种基于ZnO肖特基二极管的相变随机存储器阵列及其制作方法。其结构包括：半导体衬底；位于半导体衬底上的绝缘缓冲层；位于绝缘缓冲层上的多条字线；电连接于字线的多个ZnO肖特基二极管，分别位于每个ZnO肖特基二极管之上的第二导体层；分别位于每个第二导体层之上的相变存储层；电连接于相变存储层的多条位线，其中的ZnO肖特基二极管由第一导体层和n型ZnO多晶态薄膜组成。本发明采用由n型ZnO多晶态薄膜和金属层形成的ZnO肖特基二极管作为选通元件，使相变存储器具有更高的密度，更低的功耗和更高的性能，其制备方法采用原子层沉积n型ZnO多晶态薄膜的低温工艺，在成本上具有竞争力，更有望在三维堆栈相变存储器中得到广泛应用。
-
公开(公告)号：CN101763452A
公开(公告)日：2010-06-30
申请号：CN201010022539.9
申请日：2010-01-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明涉及一种相变存储器的模拟方法，包括以下步骤：A.根据工艺要求建立相变存储单元的几何模型；B.当相变存储单元负载电流时，相变材料的电导率设定为等效熔融态电导率为1041/Ωm量级的固定值；当负载电压时，相变材料的电导率设定为等效晶态电导率，通过计算而得，式中R为基准电阻；C.利用有限元计算法根据电热耦合方程计算出相变存储单元负载不同电流或电压下的电势分布和温度分布；D.根据相变材料的熔融区域，计算相变存储单元在负载不同电流或者电压下的电阻值，从而得到RI关系曲线或RV关系曲线。本发明通过引入基准电阻，求得不同工艺尺寸下相变材料的等效电导率，能够在不同工艺尺寸下模拟器件的电场和热场及RI和RV的关系。
-
公开(公告)号：CN105655368B
公开(公告)日：2018-09-25
申请号：CN201610028134.3
申请日：2016-01-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/24 , H01L29/167 , H01L29/423 , H01L21/82
Abstract: 本发明提供一种三维堆叠相变存储阵列器件及其制备方法，所述三维堆叠相变存储阵列器件中，无结型晶体管的栅极采用控制栅极的阶梯式引出方式，形成SSL控制端，WL、BL和SSL的交界点处有一个相变存储单元，实现对每一个存储位点的读、写、擦操作。此外，栅极导电材料与绝缘介质层所构成的堆叠结构横跨在相邻的两个钨塞之上，实现了相变材料层的共用，最大程度地降低工艺成本，提升存储密度。本发明的三维堆叠相变存储阵列器件的制备方法与传统CMOS工艺兼容，无结型晶体管和相变单元的形成均为低温工艺，其热处理制程不会对外围电路造成性能漂移，并且无结型晶体管的沟道采用无浓度梯度重掺杂多晶硅材料，有效地避免了离子注入等掺杂工艺引入的额外光罩。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.079 seconds)
